當(dāng)今的高精度模擬信號(hào)鏈系統(tǒng)需要直流/直流開關(guān)穩(wěn)壓器產(chǎn)生穩(wěn)壓電源軌，為低噪聲應(yīng)用中的模數(shù)轉(zhuǎn)換器(ADC)、數(shù)模轉(zhuǎn)換器(DAC)、現(xiàn)場(chǎng)可編程門陣列(FPGA)及其子系統(tǒng)供電。盡管直流/直流開關(guān)穩(wěn)壓器具有高工作效率，它們的開關(guān)操作會(huì)導(dǎo)致較大的不連續(xù)電流，從而產(chǎn)生較高的輸入和輸出電壓紋波、頻率尖峰和寬帶噪聲。如果不將這些不連續(xù)電流控制在ADC或DAC的最低有效位毫伏范圍內(nèi)，它會(huì)影響系統(tǒng)精度。

 

本文主要介紹降壓電源模塊降低噪聲的三種方法：通過集成模塊設(shè)計(jì)消除寄生效應(yīng)，通過頻率同步降低不良拍頻和誤差，以及通過相位交錯(cuò)降低輸入紋波電流和輸出電壓紋波。如圖1所示，具有所有三種功能的直流/直流降壓電源模塊可以顯著降低低噪聲應(yīng)用中電源的噪聲。

 

圖1: 用于降低噪聲的直流/直流降壓模塊理想特性維恩圖

 

通過集成模塊設(shè)計(jì)消除寄生效應(yīng)

 

開關(guān)電源的大多數(shù)噪聲問題都與設(shè)計(jì)中的寄生元件有關(guān)。使用直流/直流開關(guān)穩(wěn)壓器時(shí)，必須添加外部元件（例如輸入電容器、電感器和輸出電容器）來形成閉環(huán)。將這些外部元件放在電路板上遠(yuǎn)離開關(guān)穩(wěn)壓器的位置時(shí)，會(huì)導(dǎo)致VIN和SW節(jié)點(diǎn)上產(chǎn)生電路板寄生效應(yīng)。這類寄生效應(yīng)會(huì)產(chǎn)生一個(gè)高瞬態(tài)電流(di/dt)環(huán)路，如圖2所示。如果開關(guān)期間電流突然接通或斷開，環(huán)路中會(huì)產(chǎn)生高頻振鈴（開關(guān)噪聲）。

 

集成控制器、FET、電感和旁路電容的降壓電源模塊采用優(yōu)化布局設(shè)計(jì)，可幫助更大程度減少此類電路板寄生效應(yīng)。降壓電源模塊的高級(jí)封裝結(jié)構(gòu)使集成的旁路電容器更接近VIN和VOUT引腳，而且電感的位置更接近SW節(jié)點(diǎn)（在某些情況下，以3D結(jié)構(gòu)樣式放置在轉(zhuǎn)換器頂部）。內(nèi)部元件的總體布局和布線設(shè)計(jì)可以減少高di/dt環(huán)路面積和瞬態(tài)電壓(dv/dt)節(jié)點(diǎn)面積，從而更大程度減小輸入和輸出紋波電壓。

 

圖2：分立式轉(zhuǎn)換器(a)與降壓電源模塊(b)的di/dt環(huán)路

 

通過頻率同步降低不良拍頻和誤差

 

在同一應(yīng)用中設(shè)計(jì)多個(gè)開關(guān)轉(zhuǎn)換器時(shí)，如何降低輸入和輸出噪聲是一項(xiàng)挑戰(zhàn)。當(dāng)轉(zhuǎn)換器的開關(guān)頻率隨輸入電壓和輸出負(fù)載變化時(shí)，情況更加復(fù)雜。即使每個(gè)轉(zhuǎn)換器都在固定頻率下工作，不同轉(zhuǎn)換器的頻率容差也會(huì)導(dǎo)致不良拍頻（開關(guān)頻率之差）。

 

為了克服開關(guān)頻率誤差和拍頻的問題，一些降壓電源模塊提供了一個(gè)外部SYNC引腳，可將一個(gè)或多個(gè)穩(wěn)壓器同步到一個(gè)共同的系統(tǒng)時(shí)鐘來協(xié)同工作。如圖3所示，將所有模塊與外部時(shí)鐘同步可以降低特定系統(tǒng)時(shí)鐘頻率下的輸入電流和電壓紋波，從而進(jìn)一步減少對(duì)噪聲濾波的需要，并降低模塊的總電容值。將所有降壓電源模塊與中央系統(tǒng)時(shí)鐘同步，也可以防止該模塊干擾整個(gè)系統(tǒng)的敏感模擬或數(shù)字部分。

 

圖3：與系統(tǒng)時(shí)鐘同步的兩個(gè)降壓電源模塊

 

通過相位交錯(cuò)降低輸入紋波電流和輸出電壓紋波

同步所有降壓電源模塊有助于降低噪聲并避免拍頻，但有時(shí)會(huì)對(duì)輸入電容器產(chǎn)生應(yīng)力。在同步系統(tǒng)中，所有降壓穩(wěn)壓器都會(huì)在系統(tǒng)時(shí)鐘開始時(shí)產(chǎn)生脈沖電流，這會(huì)導(dǎo)致較大的均方根電流，從而對(duì)輸入電容器產(chǎn)生熱應(yīng)力。它也會(huì)導(dǎo)致系統(tǒng)中的噪聲峰值。

 

為了解決這個(gè)問題，可以考慮相位交錯(cuò)，即在系統(tǒng)時(shí)鐘周期內(nèi)，使時(shí)鐘沿在不同時(shí)間延遲到達(dá)不同的降壓電源模塊。這樣一來，在無相移和有相移兩種配置下（如圖4所示），輸入端對(duì)脈沖電流的需求會(huì)發(fā)生時(shí)間上的偏移。這一措施可降低特定頻率下的輸入電流和輸出電壓紋波，從而減少噪聲濾波的工作量。

 

圖4：具有180度相移的同步TPSM41625模塊

 

結(jié)束語

 

低噪聲開關(guān)電源有很多種。如果您喜歡使用模塊并知道需要哪一種，則可以有效地降低電源噪聲。在為ADC、DAC和FPGA設(shè)計(jì)下一代低噪聲多軌電源時(shí)，請(qǐng)考慮選擇具有頻率同步和相位交錯(cuò)的降壓電源模塊。

 

 

免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請(qǐng)聯(lián)系小編進(jìn)行處理。

 

推薦閱讀：