工業(yè)過(guò)程控制、便攜式醫(yī)療設(shè)備和自動(dòng)化測(cè)試設(shè)備中使用的多路復(fù)用數(shù)據(jù)采集系統(tǒng)(DAS)需要更高的通道密度。在這些系統(tǒng)中，用戶希望測(cè)量多個(gè)傳感器和監(jiān)控器信號(hào)，并將很多輸入通道掃描至單個(gè)ADC或多個(gè)ADC中。多路復(fù)用的整體優(yōu)勢(shì)在于每通道所需的ADC數(shù)量較少，節(jié)省了印刷電路板(PCB)空間，降低了功耗和成本。自動(dòng)化測(cè)試設(shè)備和電源線路監(jiān)控應(yīng)用中的某些系統(tǒng)要求每通道使用專(zhuān)門(mén)的采樣保持放大器和ADC，以便對(duì)輸入進(jìn)行同步采樣，從而提升每通道的采樣速率，并保留相位信息，但代價(jià)是更多的PCB面積和更高的功耗。

 

系統(tǒng)設(shè)計(jì)人員根據(jù)最終應(yīng)用的性能、功耗、尺寸和成本要求進(jìn)行權(quán)衡取舍。它們從中選出一個(gè)轉(zhuǎn)換器架構(gòu)和拓?fù)?，并使用市?chǎng)上提供的分立式或集成式元件實(shí)現(xiàn)信號(hào)鏈設(shè)計(jì)。圖1顯示了多路復(fù)用DAS的簡(jiǎn)化框圖，可進(jìn)行監(jiān)控并對(duì)多種傳感器類(lèi)型進(jìn)行順序采樣。某些情況下，信號(hào)鏈會(huì)利用多路復(fù)用器與ADC之間的緩沖放大器或可編程增益放大器。

圖1. 典型多路復(fù)用數(shù)據(jù)采集系統(tǒng)

 

當(dāng)多路復(fù)用器切換通道時(shí)，在其輸入端會(huì)產(chǎn)生小電壓毛刺或反沖。該反沖與多路復(fù)用器的開(kāi)啟和關(guān)斷時(shí)間、導(dǎo)通電阻以及負(fù)載電容成函數(shù)關(guān)系。具有低導(dǎo)通電阻的大開(kāi)關(guān)通常需采用大輸出電容，而每次輸入端開(kāi)關(guān)時(shí)，都必須將其充電至新電壓。如果輸出未能建立至新電壓，則將產(chǎn)生串?dāng)_誤差。因此，多路復(fù)用器帶寬必須足夠大，且多路復(fù)用器輸入端必須使用緩沖放大器或大電容，才能建立至滿量程階躍。此外，流過(guò)導(dǎo)通電阻的漏電流將產(chǎn)生增益誤差，因此這兩者都應(yīng)盡可能小。

 

SAR與Σ-Δ型ADC架構(gòu)的對(duì)比

 

圖2顯示了基于電荷再分配電容數(shù)模轉(zhuǎn)換器(DAC)陣列的逐次逼近型寄存器(SAR)的基本轉(zhuǎn)換器架構(gòu)。它在每一個(gè)轉(zhuǎn)換開(kāi)始的邊沿上對(duì)輸入信號(hào)進(jìn)行一次采樣，在每一個(gè)時(shí)鐘邊沿上進(jìn)行位對(duì)比，并通過(guò)控制邏輯調(diào)節(jié)數(shù)模轉(zhuǎn)換器的輸出，直到該輸出極為接近地匹配模擬輸入。因此，它需要來(lái)自獨(dú)立外部時(shí)鐘的N個(gè)時(shí)鐘周期，以便以迭代方式實(shí)現(xiàn)單次N位轉(zhuǎn)換。

 

圖2. 基本SAR ADC架構(gòu)

 

圖3顯示了基本的Σ-Δ型ADC架構(gòu)，它以調(diào)制器的過(guò)采樣頻率(KfS)對(duì)模擬輸入信號(hào)連續(xù)采樣，其轉(zhuǎn)換輸出為KfS處系列采樣的加權(quán)均值。分辨率較高的Σ-Δ型ADC轉(zhuǎn)換時(shí)間較長(zhǎng)，因?yàn)樾枰?N次采樣才能完成單次轉(zhuǎn)換。

 

圖3. 基本Σ-Δ型ADC架構(gòu)

 

內(nèi)部比較器噪聲和DAC線性度決定SAR ADC轉(zhuǎn)換的精度，而調(diào)制器中積分器的建立時(shí)間(開(kāi)關(guān))則決定Σ-Δ型ADC轉(zhuǎn)換的精度。SARADC面臨的一個(gè)挑戰(zhàn)是，驅(qū)動(dòng)器放大器需要在一次轉(zhuǎn)換結(jié)束與下次轉(zhuǎn)換起始之間的采集時(shí)間內(nèi)建立其模擬輸入端注入的開(kāi)關(guān)瞬變電流。

 

SAR ADC的輸入帶寬(數(shù)十MHz)比采樣頻率高。所需輸入信號(hào)帶寬一般在數(shù)十到數(shù)百kHz內(nèi)，因此，需要用抗混疊濾波器過(guò)濾掉折回目標(biāo)帶寬的無(wú)用混疊信號(hào)。在Σ-Δ型ADC的情況下，所需輸入信號(hào)帶寬通常在DC至幾kHz之間，數(shù)字濾波器的輸入帶寬低于調(diào)制器的采樣頻率，因此，放寬了抗混疊要求。數(shù)字濾波器濾除目標(biāo)帶寬以外的噪聲，抽取器則降低輸出數(shù)據(jù)速率，使其回落至奈奎斯特速率。

 

多路復(fù)用應(yīng)用面臨的挑戰(zhàn)

 

精密SAR ADC因?yàn)橐子眯?、低功耗、小封裝和低延遲等特點(diǎn)而在很多應(yīng)用中廣受青瞇，簡(jiǎn)化了多路復(fù)用DAS的快速通道切換。精密Σ-Δ型ADC具有卓越的帶外抑制性能，而且在實(shí)現(xiàn)斬波功能的情況下，能抑制接近直流(50 Hz/60 Hz)的1/f噪聲成分，因而廣泛運(yùn)用于工業(yè)應(yīng)用和音頻應(yīng)用中。在這種情況下，ADC的采樣速率是用高分辨率換來(lái)的。

 

SAR ADC固有異步屬性，可以快速設(shè)計(jì)控制環(huán)路，轉(zhuǎn)換相關(guān)的延遲或流水線延遲幾乎為零，并且對(duì)接近滿量程的步進(jìn)輸入能作出快速響應(yīng)——因此，它是很多多路復(fù)用應(yīng)用的普遍選擇。而Σ-Δ型轉(zhuǎn)換器架構(gòu)一般具有單調(diào)性(這意味著它能在任意時(shí)間點(diǎn)轉(zhuǎn)換)，并采用集成式調(diào)制器來(lái)實(shí)現(xiàn)要求以一個(gè)全局內(nèi)部或外部時(shí)鐘源來(lái)同步所有內(nèi)部模塊的過(guò)采樣和數(shù)字抽取濾波——結(jié)果導(dǎo)致非零周期延遲或建立時(shí)間問(wèn)題。有些系統(tǒng)也依賴(lài)于統(tǒng)一的多通道數(shù)字化過(guò)程，其低延遲使采用SAR ADC的通道切換更方便快速。

 

除了數(shù)字濾波器的延遲(群延遲)，Σ-Δ型ADC還常用于多種類(lèi)型的傳感器多路復(fù)用——比如溫度、壓力或稱(chēng)重傳感器——從而以較低的輸出數(shù)據(jù)速率獲取小電壓變化，比如過(guò)程控制。這主要是因?yàn)樗哂休^高的分辨率、精度、噪聲和動(dòng)態(tài)范圍性能，而SAR ADC通常要求每個(gè)通道配備低通濾波器或進(jìn)行緩沖，結(jié)果會(huì)在空間和成本方面使問(wèn)題復(fù)雜化。

 

某些精密SAR ADC較高的吞吐速率允許在數(shù)字化處理中以較高的掃描速率對(duì)多個(gè)通道進(jìn)行多路復(fù)用，因而所需的ADC數(shù)量較低，節(jié)省了PCB面積和成本。精密Σ-Δ型ADC可以進(jìn)行多路復(fù)用的輸出數(shù)據(jù)速率受限于數(shù)字濾波器類(lèi)型的建立時(shí)間，這就限制了其為多路復(fù)用器通道建立快速滿量程瞬態(tài)的能力。建立時(shí)間還會(huì)因所使用的數(shù)字濾波器類(lèi)型而不同。用戶必須等到數(shù)字濾波器的建立時(shí)間完全結(jié)束，才能取得有效的轉(zhuǎn)換結(jié)果，然后才能切換到下一個(gè)通道。某些內(nèi)置sinc (sinx/x)數(shù)字濾波器的Σ-Δ型ADC允許在單個(gè)周期內(nèi)完成建立或零延遲，方法是屏蔽內(nèi)部數(shù)字濾波器結(jié)果，同時(shí)在第一個(gè)轉(zhuǎn)換周期內(nèi)、或在開(kāi)始新的采樣周期前輸出完全建立的數(shù)據(jù)結(jié)果。這些ADC的輸出數(shù)據(jù)速率始終低于其完全建立的延遲時(shí)間過(guò)后的速率。

 

兩類(lèi)精密ADC在多路復(fù)用應(yīng)用中面臨的共同問(wèn)題是帶寬、建立時(shí)間和輸入范圍要求。在一個(gè)多路復(fù)用DAS中，當(dāng)輸入通道切換到下一通道時(shí)，一個(gè)重大難題是ADC必須支持集成式和分立式多路復(fù)用精密DAS解決方案大電壓幅度步進(jìn)的變化和快速轉(zhuǎn)換(哪怕是直流信號(hào))，因?yàn)檩斎氩竭M(jìn)可能從負(fù)滿量程電壓(有時(shí)候是接地)轉(zhuǎn)換為正滿量程電壓，反之亦然。

 

換言之，兩個(gè)輸入通道之間會(huì)在很短的時(shí)間內(nèi)產(chǎn)生大電壓步進(jìn)，并且ADC輸入必須要能夠建立這個(gè)大電壓步進(jìn)。這為ADC驅(qū)動(dòng)器帶來(lái)了額外負(fù)擔(dān)，而且在這種情況下，ADC驅(qū)動(dòng)器的大信號(hào)帶寬性能成為了選擇ADC驅(qū)動(dòng)器的關(guān)鍵規(guī)格。在大幅度步進(jìn)的情況下，非線性效應(yīng)顯現(xiàn)，并且壓擺率和輸出電流特性會(huì)限制ADC驅(qū)動(dòng)器的性能和輸出響應(yīng)。多路復(fù)用器通道開(kāi)關(guān)必須與ADC轉(zhuǎn)換引腳同步，并且在啟動(dòng)轉(zhuǎn)換之后應(yīng)當(dāng)?shù)却欢屋^短的開(kāi)關(guān)延遲(幾十ns)，然后再切換到下一通道，這樣可以有充分的時(shí)間建立所選通道。為了保證最大吞吐速率時(shí)的性能，多路復(fù)用系統(tǒng)的所有元件都必須在多路復(fù)用器切換與下一次轉(zhuǎn)換開(kāi)始之間的時(shí)間里在ADC輸入端完成建立。

 

集成式和分立式多路復(fù)用精密DAS解決方案

 

如今，市場(chǎng)上有集成式和分立式兩類(lèi)多路復(fù)用應(yīng)用解決方案，具體取決于客戶的需求。分立式多路復(fù)用解決方案的優(yōu)勢(shì)是，在基于性能求選擇合適的信號(hào)調(diào)理組件時(shí)具有較大的靈活性。用戶仍然需要面臨與通道切換、時(shí)序和建立時(shí)間相關(guān)的復(fù)雜設(shè)計(jì)問(wèn)題。我們也可以認(rèn)為，如果用戶可以切換多路復(fù)用器輸入通道，進(jìn)行外部校準(zhǔn)以排除誤差，靈活性仍然存在，但是，結(jié)果很可能會(huì)增加電路板尺寸和成本，犧牲性能和靈活性。有些客戶也會(huì)出于靈活性考慮，偏好自行對(duì)FPGA實(shí)施定制數(shù)字濾波，而不采用片內(nèi)集成的濾波器。

 

如果客戶使用集成式多路復(fù)用解決方案，則無(wú)需擔(dān)心通道切換、時(shí)序和建立時(shí)間問(wèn)題。另外，這種方式可以提供獨(dú)立通道配置，而且?guī)в胁煌妮斎敕秶驼`差校準(zhǔn)選項(xiàng)。這種情況下，客戶在信號(hào)調(diào)理方面的靈活性較低，但該方式可以簡(jiǎn)化設(shè)計(jì)，節(jié)省面積和物料成本，同時(shí)還具有充足的性能。當(dāng)今市場(chǎng)上現(xiàn)有的部分高度集成式SAR和Σ-Δ型ADC可以克服在設(shè)計(jì)精密DAS時(shí)面對(duì)的諸多挑戰(zhàn)。這些IC消除了對(duì)輸入信號(hào)進(jìn)行緩沖、電平轉(zhuǎn)換、放大、衰減或以其他方式調(diào)理的必要性。它們還消除了共模抑制、噪聲、通道切換、時(shí)序和建立時(shí)間等方面的擔(dān)憂。

 

選擇SAR或Σ-Δ型轉(zhuǎn)換器架構(gòu)時(shí)，系統(tǒng)設(shè)計(jì)人員應(yīng)當(dāng)根據(jù)多路復(fù)用數(shù)據(jù)采集系統(tǒng)的性能、功耗、尺寸和成本要求考慮本文中的設(shè)計(jì)優(yōu)缺點(diǎn)。

（來(lái)源：ADI）