雜音傳播到非開(kāi)關(guān)引腳
　　
開(kāi)關(guān)引腳是很明顯的噪聲源，更糟糕的是，它會(huì)對(duì)不相連的引腳產(chǎn)生輻射影響。
　　
（1）控制器供電系統(tǒng)
　　
供應(yīng)系統(tǒng)一般是由一個(gè)或多個(gè)電源引腳以及相對(duì)應(yīng)的地引腳組成，MCU一般提供幾種隔離供電系統(tǒng)，不同的電源以及相對(duì)應(yīng)的地是彼此相互隔離的，每個(gè)供電系統(tǒng)必須至少有一個(gè)去耦電容，在較寬的頻率范圍提供所需低阻抗電源。
　　
在MCU內(nèi)部，任何組件都直接或間接地連接到至少一個(gè)供電系統(tǒng)上，這樣，MCU內(nèi)部任何轉(zhuǎn)換都會(huì)引起電流流動(dòng)。電流輻射是與電流流動(dòng)的環(huán)路面積成正比的，因此，這些回路要設(shè)計(jì)盡可能小，在這最佳示例是MCU與去耦電容之間的電流回路。
　　
任何電源都具有非0Ω的源阻抗，特別是在頻率較高的情況下，導(dǎo)線電感阻抗變得很大時(shí)，因此脈沖電流會(huì)將紋波疊加到直流電源上以至引起輻射，所以提供給MCU低阻抗的電源，可減少這種輻射。

（2）內(nèi)核到I/O口的串?dāng)_噪聲
　　
（a）共同阻抗耦合∶任何兩個(gè)電路在它們的供電時(shí)共享同一阻抗，彼此之間將會(huì)產(chǎn)生串?dāng)_雜訊。這個(gè)雜訊是由與壓降相關(guān)的核電流引起的，這的壓降是通過(guò)粘合線和引腳自感引起的，在圖4中以電阻的形式表示。即使PCB的電源電壓系統(tǒng)是遠(yuǎn)離各種紋波電壓，但片內(nèi)電源也是有噪聲的。因?yàn)椴壕彌_區(qū)和內(nèi)核是同一種內(nèi)部電源，雜訊通過(guò)啟動(dòng)的電晶體傳遞到每個(gè)輸出接腳，這不僅影響輸出管腳，還影響輸入引腳，輸入引腳被影響取決于芯片內(nèi)部的寄生電容（例如保護(hù)電路）。在對(duì)EME敏感的情況下，可能需要對(duì)每一個(gè)引腳濾波，至少對(duì)于多引腳的MCU，這是基于成本和空間的原因。如圖4的右半部分是內(nèi)核隔離供電系統(tǒng)的例子，通過(guò)此辦法耦合到外部。為了有效避共同阻抗耦合的弊端，應(yīng)該從電源和地面兩方面的隔離來(lái)考慮，這樣，內(nèi)核的I/O埠關(guān)聯(lián)輻射可大大改善。

圖4：共享與隔離電源的串?dāng)_　　

（b）容性和感性耦合∶共同阻抗耦合是引起從內(nèi)核到I/O埠的串?dāng)_的重要原因，不過(guò)，容性和感性耦合在芯片內(nèi)部或者包裝上也會(huì)發(fā)生。由于具有相當(dāng)高的源阻抗，電容耦合應(yīng)該不會(huì)有太大問(wèn)題。只要一個(gè)高頻電流在另一條導(dǎo)線邊流過(guò)，就會(huì)發(fā)生電感耦合，在芯片內(nèi)部，通過(guò)優(yōu)化走線已經(jīng)把這一效應(yīng)降至最低，但是粘合線難以?xún)?yōu)化，因?yàn)樗且粋€(gè)高度連接結(jié)構(gòu)，因此與內(nèi)核電源和地引腳附近的引腳，必須要考慮內(nèi)核關(guān)聯(lián)噪聲。

（3）I/O埠間的串?dāng)_
　　
如上所述，由于共同阻抗耦合的串?dāng)_效應(yīng)一般也發(fā)生在I/ O埠之間。顯然，不是每一個(gè)I/O埠可以被提供獨(dú)立的供電系統(tǒng)。雖然串?dāng)_的影響可以通過(guò)芯片設(shè)計(jì)措施減到最低，但不能避免。比如，應(yīng)用方面可以利用的對(duì)策是降低頻率或?qū)τ绊懽顕?yán)重引腳進(jìn)行濾波。通常輸入的串?dāng)_比輸出的串?dāng)_低，重新配置輸入和輸出可以幫助解決這個(gè)問(wèn)題，不必要的開(kāi)關(guān)信號(hào)也應(yīng)該避免，例如，如果系統(tǒng)時(shí)鐘驅(qū)動(dòng)器沒(méi)有被使用（引腳開(kāi)路）但處于活動(dòng)狀態(tài)，只要對(duì)其它 I/O埠的串?dāng)_稍高，就不符合EME的苛刻要求。

圖5：I/O埠間的串?dāng)_

MCU的片上EMC措施
　　
多年來(lái)，CMOS技術(shù)MCU集成了各種EMC技術(shù)，雖然片上電容和倍頻時(shí)鐘發(fā)生器是有效的，但對(duì)PCB的設(shè)計(jì)方面卻沒(méi)有任何措施。

片上電容
　　
EME優(yōu)化退耦目標(biāo)是通過(guò)一個(gè)或更多的去耦電容提供一個(gè)最高所需高頻電流。高頻電流存放在片上的開(kāi)關(guān)電路中環(huán)路越多和電容越低對(duì)其它供電電路影響較大。為優(yōu)化連接線路的阻抗，通常電容盡可能接近MCU的供電引腳。為減少電流環(huán)路輻射，應(yīng)當(dāng)減少環(huán)路面積。僅用PCB設(shè)計(jì)技術(shù)難以實(shí)現(xiàn)最大程度的改善。因此，慣用對(duì)策是將部分去耦電容放到芯片內(nèi)部從而減少連接阻抗，并且適當(dāng)?shù)目紤]電流回路面積，這些片上電容太小以至不能提供整個(gè)芯片去耦，所以PCB上的電容仍是必要的，然而，對(duì)于較高的頻率范圍，它們可以很好地減少輻射。

擴(kuò)展時(shí)鐘產(chǎn)生器頻譜（SSCG）
　　
高頻窄帶輻射相對(duì)寬帶輻射更重要。窄帶頻譜僅僅是部分離散頻率，而在中間顯示環(huán)境噪音，糟糕的是，只要有一個(gè)高峰值超過(guò)限額，應(yīng)用系統(tǒng)就不能通過(guò)測(cè)試，而寬頻帶地區(qū)可能會(huì)距離限制較遠(yuǎn)，通過(guò)調(diào)節(jié)CPU的運(yùn)行頻率，高頻能量分布在較廣泛的頻率范圍，從而減少尖峰能量。

多種隔離電源
　　
廣泛的使用電源隔離，可以有效減低MCU內(nèi)核和I/O埠之間的串?dāng)_。更有甚者，類(lèi)比電路、時(shí)鐘發(fā)生器和外部匯流排界面可單獨(dú)供電。為獲得最好的效果，通常在電源和地面處隔離，即便這會(huì)引起相當(dāng)高的內(nèi)部ESD保護(hù)效應(yīng)。除了保護(hù)效果之外，這一措施的運(yùn)用被引腳的實(shí)際可行性限制，特別是在具有少數(shù)引腳的小封裝上。另一方面，多引腳的器件可能具有多個(gè)電源引腳為同一個(gè)系統(tǒng)供電，以減少 PCB和片上供電系統(tǒng)之間的連接阻抗。
　　
當(dāng)然，在內(nèi)核和I/O驅(qū)動(dòng)器或其它隔離電路之間也有一些內(nèi)部控制信號(hào)。雖然是隔離供電，但為了保持兩種供應(yīng)系統(tǒng)具有相同的地電勢(shì)，PCB的地之間必須通過(guò)低阻抗連接。

圖6：關(guān)注地面阻抗

鄰近的電源和地引腳
　　
大多數(shù)MCU封裝都有相鄰電源引腳，這些引腳使PCB設(shè)計(jì)者能更輕易地減少M(fèi)CU與退耦電容之間的電流環(huán)路面積。當(dāng)然，要最小化環(huán)路面積，每相鄰電源引腳對(duì)之間要有一個(gè)電容，不僅降低了環(huán)路面積，也減少了退耦電容的連接阻抗。
　　
在PCB設(shè)計(jì)時(shí)需要引起注意的是，盡可能地靠近供應(yīng)引腳放置退耦電容，把每條線當(dāng)成具有阻抗的導(dǎo)線考慮，尤其是去耦電路和供電系統(tǒng)板之間的連接應(yīng)慎重考慮。

圖7：鄰近的電源引腳

根據(jù)以上介紹，現(xiàn)將MCU使用中，一些有效的PCB設(shè)計(jì)方法介紹如下∶
　　
（1）直接半導(dǎo)體遠(yuǎn)場(chǎng)輻射可以忽略，因?yàn)槠瑑?nèi)結(jié)構(gòu)很小以至不能形成有效的天線。MCU產(chǎn)生電流和電壓影響PCB布局和電纜連接，而PCB和導(dǎo)線形成的天線結(jié)構(gòu)影響微控制器EMC特性，因此遠(yuǎn)場(chǎng)輻射主要是電流，電壓和阻抗的問(wèn)題。
（2） 頻率提高時(shí)，任何導(dǎo)線都會(huì)有電感，形成明顯的阻抗，尤其是在濾波電路中任何線路的阻抗是必須考慮的。
（3） 高頻窄帶雜訊通常比寬帶雜訊明顯得多。與器件的工作頻率相關(guān)的輻射主要是內(nèi)核的地面電流輻射，振蕩器的噪聲影響是相當(dāng)?shù)偷?，外部記憶體接口的最關(guān)鍵信號(hào)是系統(tǒng)及記憶體的時(shí)鐘驅(qū)動(dòng)器。
（4） 對(duì)于頻繁切換的I/O信號(hào)特別是重復(fù)信號(hào)，必須考慮它對(duì)應(yīng)用系統(tǒng)的輻射。系統(tǒng)時(shí)鐘驅(qū)動(dòng)器不應(yīng)該用于對(duì)EME敏感的應(yīng)用設(shè)備中。