你的位置:首頁(yè) > 測(cè)試測(cè)量 > 正文

【視頻】四分鐘視頻輕松搞定高速SerDes端口設(shè)計(jì)

發(fā)布時(shí)間:2014-02-25 責(zé)任編輯:cicy

【導(dǎo)讀】菜鳥(niǎo)如何搞定高速SerDes端口設(shè)計(jì)?4分鐘教程視頻幫你解決難題。如果你是一個(gè)菜鳥(niǎo),要在你的設(shè)計(jì)中使用并優(yōu)化SerDes端口,那這個(gè)關(guān)于高速互連挑戰(zhàn)的4分鐘教程正對(duì)你的胃口。

速率高達(dá)數(shù)Gbps的高速SerDes收發(fā)器已經(jīng)開(kāi)始作為高端FPGA的標(biāo)配了,但它們大都用在系統(tǒng)設(shè)計(jì)中。這是因?yàn)楫?dāng)它們工作時(shí),它們只靠少數(shù)的幾個(gè)連接在很短時(shí)間內(nèi)就把大量數(shù)據(jù)從這兒搬到那兒,這簡(jiǎn)直太有用了。正因?yàn)樗鼈兪侨绱擞杏茫@些方便、高速的I/ O端口甚至已經(jīng)出現(xiàn)在一些低端的可編程器件上,包括賽靈思的Zynq All Programmable SoC、Artix-7 FPGA以及Spartan-6 FPGA。

 在這段視頻中,賽靈思收發(fā)器技術(shù)營(yíng)銷經(jīng)理Martin Gilpatric討論了一些在開(kāi)發(fā)數(shù)Gbps連接系統(tǒng)時(shí)要經(jīng)歷的挑戰(zhàn),這些挑戰(zhàn)包括隨頻率提升、短截線和連接器(會(huì)導(dǎo)致阻抗微擾、反射)帶來(lái)的信道損耗,他也談到你需要學(xué)習(xí)什么新的設(shè)計(jì)工具幫你分析和優(yōu)化你設(shè)計(jì)中的高速連接,該視頻還為您提供了幾個(gè)能尋找到更多設(shè)計(jì)幫助的網(wǎng)址。


【相關(guān)閱讀】

菜鳥(niǎo)必看!學(xué)習(xí)FPGA常見(jiàn)的四大誤區(qū)
Xilinx成熟的7系列FPGA生態(tài)系統(tǒng)亮相X-fest 2012
Altera推出10代FPGA和SoC,最高節(jié)省70%功耗

要采購(gòu)工具么,點(diǎn)這里了解一下價(jià)格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門(mén)搜索
?

關(guān)閉

?

關(guān)閉