你的位置:首頁(yè) > 測(cè)試測(cè)量 > 正文

為了信號(hào)完整性,如何控制PCB的控制走線阻抗?

發(fā)布時(shí)間:2018-08-02 責(zé)任編輯:wenwei

【導(dǎo)讀】沒有阻抗控制的話,將引發(fā)相當(dāng)大的信號(hào)反射和信號(hào)失真,導(dǎo)致設(shè)計(jì)失敗。常見的信號(hào),如PCI總線、PCI-E總線、USB、以太網(wǎng)、DDR內(nèi)存、LVDS信號(hào)等,均需要進(jìn)行阻抗控制。阻抗控制最終需要通過PCB設(shè)計(jì)實(shí)現(xiàn),對(duì)PCB板工藝也提出更高要求,經(jīng)過與PCB廠的溝通,并結(jié)合EDA軟件的使用,按照信號(hào)完整性要求去控制走線的阻抗。
 
不同的走線方式都是可以通過計(jì)算得到對(duì)應(yīng)的阻抗值。
 
微帶線
 
它由一根帶狀導(dǎo)線與地平面構(gòu)成,中間是電介質(zhì)。如果電介質(zhì)的介電常數(shù)、線的寬度、及其與地平面的距離是可控的,則它的特性阻抗也是可控的,其精確度將在±5%之內(nèi)。
 
為了信號(hào)完整性,如何控制PCB的控制走線阻抗?
 
為了信號(hào)完整性,如何控制PCB的控制走線阻抗?
 
帶狀線
 
帶狀線就是一條置于兩層導(dǎo)電平面之間的電介質(zhì)中間的銅帶。如果線的厚度和寬度,介質(zhì)的介電常數(shù),以及兩層接地平面的距離都是可控的,則線的特性阻抗也是可控的,且精度在10%之內(nèi)。
 
為了信號(hào)完整性,如何控制PCB的控制走線阻抗?
 
多層板的結(jié)構(gòu)
 
為了很好地對(duì)PCB進(jìn)行阻抗控制,首先要了解PCB的結(jié)構(gòu)。
 
通常我們所說的多層板是由芯板和半固化片互相層疊壓合而成的,芯板是一種硬質(zhì)的、有特定厚度的、兩面包銅的板材,是構(gòu)成印制板的基礎(chǔ)材料。而半固化片構(gòu)成所謂的浸潤(rùn)層,起到粘合芯板的作用,雖然也有一定的初始厚度,但是在壓制過程中其厚度會(huì)發(fā)生一些變化。
 
多層板最外面的兩個(gè)介質(zhì)層都是浸潤(rùn)層,在這兩層的外面使用單獨(dú)的銅箔層作為外層銅箔。外層銅箔和內(nèi)層銅箔的原始厚度規(guī)格,一般有0.5OZ、1OZ、2OZ(1OZ約為35um或1.4mil)三種,但經(jīng)過一系列表面處理后,外層銅箔的最終厚度一般會(huì)增加將近1OZ左右。內(nèi)層銅箔即為芯板兩面的包銅,其最終厚度與原始厚度相差很小,但由于蝕刻的原因,一般會(huì)減少幾個(gè)um。
 
多層板的最外層是阻焊層,就是我們常說的“綠油”,當(dāng)然它也可以是黃色或者其它顏色。阻焊層的厚度一般不太容易準(zhǔn)確確定,在表面無銅箔的區(qū)域比有銅箔的區(qū)域要稍厚一些,但因?yàn)槿鄙倭算~箔的厚度,所以銅箔還是顯得更突出,當(dāng)我們用手指觸摸印制板表面時(shí)就能感覺到。
 
當(dāng)制作某一特定厚度的印制板時(shí),一方面要求合理地選擇各種材料的參數(shù),另一方面,半固化片最終成型厚度也會(huì)比初始厚度小一些。下面是一個(gè)典型的6層板疊層結(jié)構(gòu):
 
為了信號(hào)完整性,如何控制PCB的控制走線阻抗?
 
PCB的參數(shù)
 
不同的印制板廠,PCB的參數(shù)會(huì)有細(xì)微的差異,通過與電路板廠技術(shù)支持的溝通,得到該廠的一些參數(shù)數(shù)據(jù)。
 
表層銅箔
 
可以使用的表層銅箔材料厚度有三種:12um、18um和35um。加工完成后的最終厚度大約是44um、50um和67um。
 
芯板
 
我們常用的板材是S1141A,標(biāo)準(zhǔn)的FR-4,兩面包銅,可選用的規(guī)格可與廠家聯(lián)系確定。
 
半固化片
 
規(guī)格,即原始厚度,有:7628(0.185mm),2116(0.105mm),1080(0.075mm),3313(0.095mm ),實(shí)際壓制完成后的厚度通常會(huì)比原始值小10-15um左右。
 
同一個(gè)浸潤(rùn)層最多可以使用3個(gè)半固化片,而且3個(gè)半固化片的厚度不能都相同,最少可以只用一個(gè)半固化片,但有的廠家要求必須至少使用兩個(gè)。如果半固化片的厚度不夠,可以把芯板兩面的銅箔蝕刻掉,再在兩面用半固化片粘連,這樣可以實(shí)現(xiàn)較厚的浸潤(rùn)層。
 
阻焊層
 
銅箔上面的阻焊層厚度C2≈8-10um,表面無銅箔區(qū)域的阻焊層厚度C1根據(jù)表面銅厚的不同而不同,當(dāng)表面銅厚為45um時(shí)C1≈13-15um,當(dāng)表面銅厚為70um時(shí)C1≈17-18um。
 
導(dǎo)線橫截面
 
我們會(huì)以為導(dǎo)線的橫截面是一個(gè)矩形,但實(shí)際上卻是一個(gè)梯形。以TOP層為例,當(dāng)銅箔厚度為1OZ時(shí),梯形的上底邊比下底邊短1MIL。比如線寬5MIL,那么其上底邊約4MIL,下底邊5MIL。上下底邊的差異和銅厚有關(guān),下表是不同情況下梯形上下底的關(guān)系。
 
為了信號(hào)完整性,如何控制PCB的控制走線阻抗?
 
介電常數(shù)
 
半固化片的介電常數(shù)與厚度有關(guān),下表為不同型號(hào)的半固化片厚度和介電常數(shù)參數(shù)。
 
為了信號(hào)完整性,如何控制PCB的控制走線阻抗?
 
板材的介電常數(shù)與其所用的樹脂材料有關(guān),F(xiàn)R4板材其介電常數(shù)為4.2-4.7,并且隨著頻率的增加會(huì)減小。
 
介質(zhì)損耗因數(shù)
 
電介質(zhì)材料在交變電場(chǎng)作用下,由于發(fā)熱而消耗的能量稱之謂介質(zhì)損耗,通常以介質(zhì)損耗因數(shù)tanδ表示。S1141A的典型值為0.015。
 
能確保加工的最小線寬和線距:4mil/4mil。
 
計(jì)算阻抗的工具
 
當(dāng)我們了解了多層板的結(jié)構(gòu)并掌握了所需要的參數(shù)后,就可以通過EDA軟件來計(jì)算阻抗。可以使用Allegro來計(jì)算,但這里向大家推薦另一個(gè)工具Polar SI9000,這是一個(gè)很好的計(jì)算特征阻抗的工具,現(xiàn)在很多印制板廠都在用這個(gè)軟件。
 
無論是差分線還是單端線,當(dāng)計(jì)算內(nèi)層信號(hào)的特征阻抗時(shí),你會(huì)發(fā)現(xiàn)Polar SI9000的計(jì)算結(jié)果與Allegro僅存在著微小的差距,這跟一些細(xì)節(jié)上的處理有關(guān),比如說導(dǎo)線橫截面的形狀。
 
但如果是計(jì)算表層信號(hào)的特征阻抗,我建議你選擇Coated模型,而不是Surface模型,因?yàn)檫@類模型考慮了阻焊層的存在,所以結(jié)果會(huì)更準(zhǔn)確。下圖是用Polar SI9000計(jì)算在考慮阻焊層的情況下表層差分線阻抗的部分截圖:
 
為了信號(hào)完整性,如何控制PCB的控制走線阻抗?
 
由于阻焊層的厚度不易控制,所以也可以根據(jù)板廠的建議,使用一個(gè)近似的辦法:在Surface模型計(jì)算的結(jié)果上減去一個(gè)特定的值,建議差分阻抗減去8歐姆,單端阻抗減去2歐姆。
 
差分對(duì)走線的PCB要求
 
(1)確定走線模式、參數(shù)及阻抗計(jì)算。差分對(duì)走線分外層微帶線差分模式和內(nèi)層帶狀線差分模式兩種,通過合理設(shè)置參數(shù),阻抗可利用相關(guān)阻抗計(jì)算軟件(如POLAR-SI9000)計(jì)算也可利用阻抗計(jì)算公式計(jì)算。
 
(2)走平行等距線。確定走線線寬及間距,在走線時(shí)要嚴(yán)格按照計(jì)算出的線寬和間距,兩線間距要一直保持不變,也就是要保持平行。平行的方式有兩種:一種為兩條線走在同一線層,另一種為兩條線走在上下相兩層。
 
一般盡量避免使用后者即層間差分信號(hào), 因?yàn)樵赑CB板的實(shí)際加工過程中,由于層疊之間的層壓對(duì)準(zhǔn)精度大大低于同層蝕刻精度,以及層壓過程中的介質(zhì)流失,不能保證差分線的間距等于層間介質(zhì)厚度, 會(huì)造成層間差分對(duì)的差分阻抗變化。困此建議盡量使用同層內(nèi)的差分。
 
 
推薦閱讀:
 
機(jī)器人控制:模擬傳感器
開關(guān)電源變壓器設(shè)計(jì)與材料選擇
我一說你就懂的電源知識(shí)——漏感
如何借助雪崩二極管提供過壓保護(hù)?
手持頻譜儀也能用于核磁共振測(cè)試?
要采購(gòu)導(dǎo)線么,點(diǎn)這里了解一下價(jià)格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉