這些趨勢(shì)使包括數(shù)據(jù)轉(zhuǎn)換器、時(shí)鐘和電源等組件的信號(hào)鏈設(shè)計(jì)變得復(fù)雜化。選擇合適的數(shù)據(jù)轉(zhuǎn)換器、同步多個(gè)通道以及優(yōu)化電源，對(duì)于在多個(gè)通道上實(shí)現(xiàn)必要的帶寬至關(guān)重要。

 

選擇適合的數(shù)據(jù)轉(zhuǎn)換器

 

 每個(gè)系統(tǒng)架構(gòu)都是從對(duì)系統(tǒng)性能影響最大的器件開(kāi)始；在寬帶系統(tǒng)中，最先開(kāi)始的就是數(shù)據(jù)轉(zhuǎn)換器。選擇哪一款數(shù)據(jù)轉(zhuǎn)換器取決于您對(duì)以下問(wèn)題的回答：

 

 您是否會(huì)使用零中頻(IF)/復(fù)數(shù)混頻器架構(gòu)（如圖1所示）？

 

●   優(yōu)勢(shì)：模數(shù)轉(zhuǎn)換器（ADC）的輸入帶寬和采樣率低于其他架構(gòu)，由此可簡(jiǎn)化或消除濾波。

●   劣勢(shì)：對(duì)于I和Q路徑，每個(gè)天線元件需要兩個(gè)ADC通道，且混頻器圖像可能會(huì)降低系統(tǒng)性能。

 

您是否會(huì)使用外差法（如圖2所示）？

 

●   優(yōu)勢(shì)：您只需要一個(gè)數(shù)據(jù)轉(zhuǎn)換器通道，且ADC輸入帶寬低于射頻（RF）采樣。

●   劣勢(shì)：需要一個(gè)或多個(gè)混頻器，信號(hào)圖像和產(chǎn)生的諧波會(huì)使濾波復(fù)雜化；很難調(diào)整響應(yīng)頻率；必須移動(dòng)本地振蕩器(LO)。

 

您是否會(huì)使用直接射頻采樣（如圖3所示）？

 

●   優(yōu)勢(shì)：由于信號(hào)鏈簡(jiǎn)化，不再需要混頻器；且使用數(shù)字下變頻器（DDC）和數(shù)控振蕩器（NCO）可以很輕松以數(shù)字方式調(diào)整頻率。

●   劣勢(shì)：最高信號(hào)頻率必須在ADC的輸入帶寬內(nèi)；需要進(jìn)行頻率規(guī)劃以實(shí)現(xiàn)最高性能。

 

圖1：“典型的復(fù)數(shù)混頻器架構(gòu)”

 

圖2：典型的外差架構(gòu)

 

圖3：典型的射頻采樣架構(gòu)

 

您需要測(cè)量的最寬帶寬信號(hào)是什么？

 

●   數(shù)據(jù)轉(zhuǎn)換器的采樣率至少應(yīng)為直接采樣信號(hào)瞬時(shí)帶寬的2.5倍，或是零中頻的1.25倍。

●   為獲得最佳性能，約為瞬時(shí)帶寬10倍的采樣率將使您更輕松避免信號(hào)諧波和雜散。

 

TI的射頻采樣頻率規(guī)劃器、模擬濾波器和DDC Excel計(jì)算器可以滿足頻率規(guī)劃和濾波要求，并向您展示信號(hào)的復(fù)雜數(shù)字抽取效果。

 

如前所述，寬帶系統(tǒng)需要高采樣率轉(zhuǎn)換器。例如，信號(hào)帶寬為1 GHz的射頻采樣系統(tǒng)可以從帶~10-GSPS轉(zhuǎn)換速度的數(shù)據(jù)轉(zhuǎn)換器中受益，從而避免信號(hào)諧波。目前，TI最快的轉(zhuǎn)換器是ADC12DJ3200，它是一種12位ADC，可在雙通道模式下每通道運(yùn)行3.2 GSPS或在單通道模式下運(yùn)行6.4 GSPS。但即使在單通道模式下，它也不能滿足所需的10-GSPS速度。為了滿足這一要求，適用于DSO、雷達(dá)和5G無(wú)線測(cè)試系統(tǒng)的靈活3.2GSPS多通道AFE參考設(shè)計(jì)將兩個(gè)ADC12DJ3200組合在一塊板上，如圖4所示。

 

圖4：多通道AFE參考設(shè)計(jì)框圖

 

此參考設(shè)計(jì)提供了系統(tǒng)靈活性，因?yàn)樗梢栽谒耐ǖ馈?.2-GSPS模式或雙通道、6.4-GSPS模式下運(yùn)行，或者作為一個(gè)單通道以高達(dá)12.8 GSPS的速度運(yùn)行。我們的適用于高速示波器和寬帶數(shù)字轉(zhuǎn)化器的12.8-GSPS模擬前端參考設(shè)計(jì)說(shuō)明了兩個(gè)ADC的板載交錯(cuò)。

 

現(xiàn)在，隨著我們新的雙通道5.2-GSPS ADC12DJ5200RF的推出，您的下一代設(shè)計(jì)將具有更高的性能和靈活性。由于ADC12DJ5200RF與ADC12DJ3200兼容引腳，我們很快就可以修改現(xiàn)有的參考設(shè)計(jì)，且現(xiàn)在可以提供適用于12位數(shù)字轉(zhuǎn)換器的可擴(kuò)展20.8GSPS參考設(shè)計(jì)。在20.8GSPS時(shí)，器件的整個(gè)8-GHz輸入帶寬可以在單個(gè)捕獲中實(shí)現(xiàn)數(shù)字化。

 

設(shè)計(jì)時(shí)鐘架構(gòu)

 

選擇數(shù)據(jù)轉(zhuǎn)換器之后，就必須設(shè)計(jì)一個(gè)時(shí)鐘架構(gòu)。為單個(gè)數(shù)據(jù)轉(zhuǎn)換器提供時(shí)鐘非常簡(jiǎn)單，但是許多系統(tǒng)，比如我們的交錯(cuò)設(shè)計(jì)，需要同時(shí)為多個(gè)轉(zhuǎn)換器提供時(shí)鐘。例如，大型相控陣系統(tǒng)可以有數(shù)百個(gè)或數(shù)千個(gè)通道。而TI有多個(gè)器件和參考設(shè)計(jì)來(lái)應(yīng)對(duì)此設(shè)計(jì)挑戰(zhàn)。

 

我們的適用于DSO、雷達(dá)和5G無(wú)線測(cè)試儀的多通道JESD204B 15-GHz時(shí)鐘參考設(shè)計(jì)是一個(gè)完整的時(shí)鐘子系統(tǒng)。此設(shè)計(jì)（如圖5所示）包含如LMK61E2可編程振蕩器和LMK04828等多個(gè)時(shí)鐘參考，一個(gè)帶有14個(gè)獨(dú)立時(shí)鐘輸出的時(shí)鐘分配器件，以及兩個(gè)可提供高達(dá)15 GHz的超低相位噪聲時(shí)鐘的LMX2594鎖相環(huán)/合成器（如圖6所示）。此外，LMX2594還可以為帶JESD204B接口的數(shù)據(jù)轉(zhuǎn)換器生成同步SYSREF時(shí)鐘。LMX2594還能夠跨越多個(gè)設(shè)備同步時(shí)鐘的相位。在參考設(shè)計(jì)中，您可以找到多個(gè)頻率下的相位噪聲圖（如圖6所示），并發(fā)現(xiàn)通道到通道偏斜的測(cè)量值小于10 ps。

 

圖5：多通道JESD204B 15-GHz時(shí)鐘框圖

 

圖6：15 GHz時(shí)的LMX2594相位噪聲

 

根據(jù)配置，該電路板最多支持兩個(gè)數(shù)據(jù)轉(zhuǎn)換器和兩個(gè)現(xiàn)場(chǎng)可編程門陣列（FPGAs），且可輕松適應(yīng)多達(dá)六個(gè)轉(zhuǎn)換器和一個(gè)FPGA的時(shí)鐘。然而，許多系統(tǒng)需要更多的通道。對(duì)于這類情況，我們的適用于雷達(dá)和5G無(wú)線測(cè)試儀的高通道數(shù)JESD204B時(shí)鐘生成參考設(shè)計(jì)和適用于雷達(dá)和5G無(wú)線測(cè)試儀的高通道數(shù)JESD204B菊鏈時(shí)鐘參考設(shè)計(jì)能夠在樹(shù)形結(jié)構(gòu)（如圖7所示）或菊花鏈配置中運(yùn)行時(shí)鐘。您可以使用這些方法擴(kuò)展到數(shù)千個(gè)通道，同時(shí)對(duì)系統(tǒng)性能的影響降至最低。

 

圖7：JESD204B時(shí)鐘生成參考設(shè)計(jì)樹(shù)形結(jié)構(gòu)框圖

 

電源設(shè)計(jì)

 

一旦時(shí)鐘架構(gòu)確定，那么下一個(gè)挑戰(zhàn)就是電源設(shè)計(jì)。由于數(shù)據(jù)轉(zhuǎn)換器和時(shí)鐘對(duì)DC/DC轉(zhuǎn)換器的開(kāi)關(guān)噪聲敏感，所以大多數(shù)電源設(shè)計(jì)人員都會(huì)采用帶低噪聲、低壓差穩(wěn)壓器的DC/DC轉(zhuǎn)換器（LDO）。然而，經(jīng)過(guò)精心布局和過(guò)濾，在許多電源上經(jīng)常不需要LDO。

 

前面提到的3.2-GSPS多通道模擬前端參考設(shè)計(jì)具有一個(gè)完整電源，包括DC/DC穩(wěn)壓器和LDO，如圖8所示。此設(shè)計(jì)上的LDO可以用濾波器繞過(guò)，以測(cè)試哪些電源對(duì)開(kāi)關(guān)噪聲最敏感。我們的測(cè)試證實(shí)，繞過(guò)LDO時(shí)不會(huì)對(duì)設(shè)計(jì)的性能產(chǎn)生任何影響，也表明了電源效率增高的額外好處。

 

圖8：3.2-GSPS多通道AFE參考設(shè)計(jì)電源框圖

 

該電路板包含一系列沿頂部的排針引腳，這些排針引腳支持新的設(shè)計(jì)繞過(guò)板載電源解決方案，例如我們的可最大限度提高12.8GSPS數(shù)據(jù)采集系統(tǒng)性能的低噪聲電源參考設(shè)計(jì)（如圖9所示），能夠同步所有DC/DC穩(wěn)壓器與主時(shí)鐘，從而更容易濾除轉(zhuǎn)換器開(kāi)關(guān)噪聲。此外，您可以將時(shí)鐘的相位移到每個(gè)轉(zhuǎn)換器，以便所有轉(zhuǎn)換器不會(huì)同時(shí)切換，從而降低總開(kāi)關(guān)能量。最后，參考設(shè)計(jì)上的DC/DC轉(zhuǎn)換器更加高效，降低了電路板上的總功耗。與最初設(shè)計(jì)一樣，LDO仍然可以被繞過(guò)。

 

圖9：低噪聲電源參考設(shè)計(jì)框圖

 

選擇合適的數(shù)據(jù)轉(zhuǎn)換器只是您面臨的挑戰(zhàn)之一。一旦做出選擇，必須選擇最好的時(shí)鐘和電源設(shè)計(jì)，以免降低昂貴的數(shù)據(jù)轉(zhuǎn)換器的性能。

 

 

推薦閱讀：