【導(dǎo)讀】ESD試驗(yàn)作為EMC測(cè)試標(biāo)準(zhǔn)的一項(xiàng)基本測(cè)試項(xiàng)目,如果產(chǎn)品的前期設(shè)計(jì)考慮不足,加上經(jīng)驗(yàn)不夠的話(huà),往往會(huì)讓人焦頭爛額。一般中小型企業(yè),如果沒(méi)有專(zhuān)門(mén)的EMC工程師,往往這項(xiàng)工作就必須由硬件工程師來(lái)承擔(dān)。對(duì)于整機(jī)來(lái)說(shuō),ESD抗擾能力不僅僅來(lái)自芯片的ESD耐壓,PCB的布局布線(xiàn),甚至與工藝結(jié)構(gòu)也有密切關(guān)系。
常見(jiàn)的ESD試驗(yàn)等級(jí)為接觸放電:1級(jí)——2KV;2級(jí)——4KV;3級(jí)——6KV;4級(jí)——8KV;空氣放電:1級(jí)——2KV;2級(jí)——4KV;3級(jí)——8KV;4級(jí)——15KV。本人所處的醫(yī)療電子行業(yè),產(chǎn)品的ESD試驗(yàn)一般要達(dá)到第3等級(jí),即接觸6KV,空氣8KV。在整機(jī)ESD試驗(yàn)方面,本人也搞過(guò)了幾臺(tái)不同型號(hào)的產(chǎn)品,也算搞出了一點(diǎn)眉目,總體的解決思想是把靜電流向地,現(xiàn)總結(jié)如下。
1. 電源加TVS管
特別是對(duì)于裸露在外的一些接口,比如USB、VGA、DC、SD卡等,對(duì)這些接口進(jìn)行接觸放電時(shí),靜電很容易就會(huì)“串”到電源線(xiàn)上,靜電由本來(lái)的共模變成了差模,此時(shí)電源上就會(huì)產(chǎn)生一個(gè)很高的尖峰,很多芯片都承受不了,發(fā)生死機(jī),復(fù)位等問(wèn)題。對(duì)于電源VCC的ESD保護(hù),可以并接TVS管來(lái)解決。TVS管與穩(wěn)壓二極管很相似,都有一個(gè)額定的電壓,不同的是它的響應(yīng)速度特別快,對(duì)靜電有很好的泄放作用。例如對(duì)于USB接口(見(jiàn)圖1.1、圖1.2),VCC和
外殼地之間并接5V的TVS管。相當(dāng)于把電源和地鉗位在5V以?xún)?nèi),這樣可以有效地把靜電電流導(dǎo)向地,達(dá)到效果很明顯。要注意的是布局布線(xiàn)的時(shí)候,TVS管要盡量靠近接口的位置,TVS的陰極以最近的路徑接到接口的外殼地(如果有的話(huà))。
圖1.1
圖1.2
2. 對(duì)外接口信號(hào)線(xiàn)ESD保護(hù)
對(duì)外接口的信號(hào)線(xiàn)同樣需要保護(hù),否則靜電經(jīng)過(guò)信號(hào)線(xiàn)直接到達(dá)芯片IO管腳,雖然芯片的IO都有二極管保護(hù),一般可以抵御+-2KV的靜電,但是對(duì)于+-6KV的ESD接觸放電,就會(huì)遭遇損壞的風(fēng)險(xiǎn)。同樣是USB接口,如圖2.1,差分信號(hào)線(xiàn)D+和D-接了個(gè)ESD器件TPD4S012,實(shí)際上是與USB電源和地并接反向二極管,把電流導(dǎo)向USB電源或者地。
圖2.1
3. 敏感器件電源添加LC濾波
有些IC特別容易受靜電影響,進(jìn)行ESD試驗(yàn)時(shí),總是發(fā)生復(fù)位或者死掉。究其原因,一般都是電源引腳受到干擾。對(duì)此可以對(duì)其電源添加LC濾波。一般芯片的VDD管腳旁邊都會(huì)有一個(gè)去耦電容,但是這個(gè)去耦電容是沒(méi)有辦法有效攔截靜電的,甚至是幾十uF的鉭電容并接小電容,效果仍舊不佳。這時(shí)候,如果再串一個(gè)小電感,情況就得到很好的改觀。靜電放電會(huì)產(chǎn)生一個(gè)尖峰,同屬于高頻干擾,LC可以很好地將高頻濾除,使通過(guò)電感之后的尖峰大大減弱,IC就不容易死機(jī)或者復(fù)位。
本人有一次對(duì)整機(jī)EMC整改,ESD試驗(yàn)時(shí),按鍵控制板的MCU老是復(fù)位。后來(lái)用示波器進(jìn)行追蹤,發(fā)現(xiàn)是外部看門(mén)狗芯片發(fā)生復(fù)位,導(dǎo)致MCU復(fù)位。于是先在電源上并接TVS管,還是會(huì)復(fù)位;再在看門(mén)狗芯片VCC管腳旁并接22uF鉭電容,情況好一些,但還是會(huì)復(fù)位;最后再串接一個(gè)0.47uH的貼片電容,組成LC濾波(如圖3.1所示)。在+-6KV的ESD接觸放電下,就再也不會(huì)復(fù)位,而且工作正常。
圖3.1
4. PCB鋪地要求
PCB要盡可能多的鋪地。如果是雙面板,兩面都要大面積鋪銅,而且還要有足夠的地過(guò)孔;如果是四層板或以上,主要元件層的臨近平面層要設(shè)置成地層。比如四層板,如果主要元件在頂層,那么分層為:頂層->地層->電源層->底層;如果主要元件在底層,分層為:頂層->電源層->地層->底層。
5. 接地要求
靜電要得到有效釋放,就要保證良好的接地。對(duì)于醫(yī)療電子,一般的醫(yī)療電子產(chǎn)品比如監(jiān)護(hù)儀,機(jī)身后面都會(huì)有一個(gè)等電位接地端。在做ESD試驗(yàn)的時(shí)候,這個(gè)接地端也是要接大地的,這樣就有了一個(gè)靜電快速泄放的途徑。如圖5.1,假如主電路板分為三個(gè)模塊:電源板,主控板和接口板,接口板的接口外殼地要和信號(hào)地分開(kāi),然后接口板的外殼地和等電位端用粗導(dǎo)線(xiàn)相連。系統(tǒng)的信號(hào)地可以從電源板的外殼地與信號(hào)地相連然后共用一根粗導(dǎo)線(xiàn)與等電位端相連。之所以沒(méi)有采用每塊板都分別接到等電位端的星形接地方法,是因?yàn)樾切谓拥貢?huì)形成接地環(huán)路,從而增加射頻噪聲和容易受電磁干擾。
圖5.1
6. PCB布局布線(xiàn)
從原理圖的設(shè)計(jì)到PCB的布局布線(xiàn),EMC的設(shè)計(jì)思想就應(yīng)該在深深的腦海里。設(shè)計(jì)出了好的原理圖,如果PCB布局布線(xiàn)不當(dāng),那么出來(lái)的板子是失敗的。如果芯片的去耦電容離芯片的管腳很遠(yuǎn),那也就失去了去耦的作用。如果敏感信號(hào)的走線(xiàn)太長(zhǎng),就會(huì)引入意想不到的電磁干擾。在抗ESD方面,敏感的器件或者信號(hào)線(xiàn)(如reset)應(yīng)該遠(yuǎn)離PCB邊緣,防止空氣放電直接干擾到器件和信號(hào)線(xiàn)。PCB邊緣應(yīng)該留有一定寬度的空隙或者鋪銅。
推薦閱讀: