【導(dǎo)讀】我們都知道內(nèi)存有頻率，現(xiàn)階段我們使用的DDR4內(nèi)存頻率一般都是2133MHz、2400MHz、2600MHz.....，只要仔細(xì)觀察我們不難發(fā)現(xiàn)他們的間隔方式并不是很規(guī)律，那這些頻率數(shù)字是基于什么原則來(lái)規(guī)定的呢?
內(nèi)存頻率
我們都知道內(nèi)存有頻率，現(xiàn)階段我們使用的DDR4內(nèi)存頻率一般都是2133MHz、2400MHz、2600MHz.....，只要仔細(xì)觀察我們不難發(fā)現(xiàn)他們的間隔方式并不是很規(guī)律，那這些頻率數(shù)字是基于什么原則來(lái)規(guī)定的呢?
晶振和BLCK
內(nèi)存頻率的這些數(shù)字是怎么來(lái)的呢?我們來(lái)一起抽絲剝繭，追溯到源頭的話，其實(shí)是因?yàn)槲挥谥靼迳系囊活w小小的晶振。
一般主板上都會(huì)有兩個(gè)以上的晶振，而在這幾個(gè)晶振中最重要的就是XTAL，它能夠提供基準(zhǔn)的24MHz頻率，它接入南橋PCH的嵌入式時(shí)鐘控制器ICC經(jīng)過(guò)其中的PLL和差分器，輸出100MHz的時(shí)鐘信號(hào)CLKOUT_CPUBCLK_PIN，這也就是BCLK基頻了。
Base Clock基頻的工作機(jī)制也比較簡(jiǎn)單，舉個(gè)例子，它就像溪水，從南橋流出然后匯入CPU，然后開(kāi)始逐漸分出支流，澆灌到內(nèi)核、核顯、內(nèi)存等組件。
也就是說(shuō)它是基準(zhǔn)頻率，其他各組件的Multiplier(倍頻)都是在此基礎(chǔ)上變化而來(lái)，怎么樣是不是明白一些了?
內(nèi)存基頻
內(nèi)存頻率來(lái)源于CPU外頻，所以?xún)?nèi)存一般有100MHz模式和133MHz模式這兩種基頻。為了得到它們，就需要一個(gè)叫做：BCLK到內(nèi)存頻率轉(zhuǎn)化率Ratio(比例)的東西。
這個(gè)選項(xiàng)一般是由BIOS來(lái)自動(dòng)設(shè)置的，我們并不需要過(guò)多擔(dān)心，當(dāng)然如果你需要手動(dòng)輸入自己心滿(mǎn)意足的頻率則需要手動(dòng)來(lái)輸入這一項(xiàng)數(shù)值了。
計(jì)算公式
一般這個(gè)Ratio有100 : 100和100 : 133兩種選擇，也就是要不DRAM基頻和BCLK一致，要不然就是1:1.33，好了有了這兩個(gè)基頻，內(nèi)存的最終頻率和CPU一樣，也就是說(shuō)：
內(nèi)存頻率 = 內(nèi)存基頻x倍頻
接下來(lái)我們來(lái)一道數(shù)學(xué)題將數(shù)值帶入公式試試，以2133MHz和2666MHz為例，由于133MHz是近似值，原值為133.3333333333....MHz，我們保留小數(shù)點(diǎn)后4位，重新計(jì)算一下后兩題，結(jié)果四舍五入到整數(shù)部分。
2133MHz=133.3333基頻x16倍頻=2133
2666MHz=133.3333基頻x20倍頻=2666
推薦閱讀：
