【導(dǎo)讀】SiC晶體中存在各種缺陷,對SiC器件性能有直接的影響。研究清楚各類缺陷的構(gòu)成和生長機(jī)制非常重要。本文帶你了解SiC的晶體缺陷及其如何影響SiC器件特性。
SiC晶體中存在各種缺陷,對SiC器件性能有直接的影響。研究清楚各類缺陷的構(gòu)成和生長機(jī)制非常重要。本文帶你了解SiC的晶體缺陷及其如何影響SiC器件特性。
在SiC晶體中存在各種缺陷,其中一些會影響器件的特性。SiC缺陷的主要類型包括微管、晶界、多型夾雜物、碳夾雜物等大型缺陷、以及堆垛層錯(SF)、以及刃位錯(TED)、螺旋位錯(TSD)、基面位錯(BPD)和這些復(fù)合體的混合位錯。就密度而言,最近質(zhì)量相對較好的SiC晶體中,微管是1?10個/cm2,位錯的密度約為103~10?長達(dá)個/cm2。至今,與Si相比,SiC的缺陷密度仍然較大。
微管被認(rèn)為是位移非常大的螺旋位錯,中心存在空洞。此外,碳夾雜物是在塊狀晶體生長過程中嵌入的碳塵異物,是高密度位錯的來源。這些對器件來說是致命的缺陷。
圖1顯示了通過熔融KOH對8°偏角(0001)4H-SiC襯底的表面進(jìn)行蝕刻,在晶體缺陷部分形成凹坑的顯微鏡照片。位錯線在垂直于表面的方向上延伸,反映了晶體的對稱性,蝕刻后出現(xiàn)六角形的凹坑。另一方面,基面位錯在(0001)面(與表面平行的方向),位錯線朝不同方向延伸,形成的凹坑呈橢圓形。在螺旋位錯中存在多個晶體偏移大小不同的位錯。晶體偏移較大的螺旋位錯和混合位錯會在器件中產(chǎn)生漏電流。對于小型位錯,大多數(shù)不會影響器件性能。
圖1:通過熔融KOH,在SiC襯底表面形成蝕刻凹坑的照片
仔細(xì)觀察基面位錯的結(jié)構(gòu),可以發(fā)現(xiàn)它具有被兩個部分位錯(Shockley部分位錯)包圍的線性結(jié)構(gòu)。關(guān)于基面位錯,當(dāng)雙極性電流流過SiC器件時,被兩個部分位錯包圍的區(qū)域會發(fā)生堆垛層錯擴(kuò)展,這是導(dǎo)致電阻增加等器件特性劣化的原因。
圖2解釋了當(dāng)雙極電流流過時,堆垛層錯是如何擴(kuò)展的。
(1)存在于SiC襯底中的基面位錯也延伸到漂移層中。 (2)當(dāng)雙極性電流流過時,漂移層中的電子和空穴被基面位錯俘獲。 (3)被俘獲的電子和空穴復(fù)合并釋放能量。釋放的能量導(dǎo)致部分位錯移動,移動的部分形成堆垛層錯,堆垛層錯區(qū)域進(jìn)一步俘獲電子和空穴,導(dǎo)致部分位錯的繼續(xù)移動(堆垛層錯區(qū)域擴(kuò)展)。形成堆垛層錯的區(qū)域起到高電阻區(qū)域的作用。
圖2:基面位錯形成堆垛層錯
在高濃度n型區(qū)域,由于電子和空穴的復(fù)合壽命較短,緩沖層或襯底的空穴密度較低。因此,堆垛層錯的擴(kuò)展發(fā)生在漂移層中。此外,堆垛層錯具有晶體學(xué)上穩(wěn)定的(不移動的)邊界。因此,擴(kuò)展的堆垛層錯區(qū)域多呈現(xiàn)出典型性的矩形或三角形。
通過適當(dāng)設(shè)置外延生長條件,可大幅減少漂移層中的基面位錯。如今的SiC外延可以通過采用適當(dāng)?shù)木彌_層,顯著降低漂移層中基面位錯的密度。
在對SiC進(jìn)行離子注入時,會產(chǎn)生晶體缺陷。圖3、圖4展示了對SiC進(jìn)行高濃度Al離子注入后再退火的橫截面TEM(透射電子顯微鏡)圖像。從圖3中可以看出,注入Al的區(qū)域存在著高密度因變形而看起來黑色的缺陷。即使經(jīng)過高溫退火,晶體仍未完全恢復(fù)。在圖4中,放大了缺陷部分,展示了高分辨率TEM圖像(晶格圖像)??梢杂^察到每4層構(gòu)成一個周期(周期為1納米)的結(jié)構(gòu),表明這是4H-SiC。圖中箭頭所指位置插入了一層多余的層,形成了Frank堆垛層錯。關(guān)于這一部分,已知注入的元素Al等以層狀方式聚集,形成堆垛層錯。
圖3:由于離子注入而形成晶體缺陷的TEM圖像
圖4:缺陷處的高分辨率圖像
離子注入產(chǎn)生的缺陷被認(rèn)為會作為載流子的復(fù)合中心。例如,在SiC的PN二極管中,會減少存儲電荷并降低反向恢復(fù)電流。最近,也有嘗試將離子注入產(chǎn)生的缺陷用作抑制SiC MOSFET體二極管特性劣化的方法。 文章來源:三菱電機(jī)半導(dǎo)體
免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題,請聯(lián)系小編進(jìn)行處理。
推薦閱讀:
半導(dǎo)體后端工藝 第十一篇(完結(jié)篇):半導(dǎo)體封裝的可靠性測試及標(biāo)準(zhǔn)