在SPI應用中，主控器件和受控器件間的距離相對較近，而信號也通常不會傳遞到印刷電路板(PCB)之外。SPI信號類似于單端、晶體管-晶體管邏輯(TTL)信號，根據(jù)應用的不同，運行速率可高達100Mbps。一條SPI總線由四個信號組成：系統(tǒng)時鐘(SCLK)，主器件輸出從器件輸入(MOSI)，主器件輸入從器件輸出(MISO)和芯片選擇(CS) 。主控器件提供SCLK，MOSI和CS信號，而受控器件提供MISO信號。圖1顯示了一條標準SPI總線的總線架構。

 

圖1：SPI總線

 

如果用戶需要將SPI信號從你的微控制器或數(shù)字信號處理器(DSP)上發(fā)送到電路板以外的遠程電路板（包含一個模數(shù)轉(zhuǎn)換器(ADC)，一個數(shù)模轉(zhuǎn)換器(DAC)或是其它器件）上，該怎么辦呢？

 

由于以下幾個原因，這種操作是具有一定挑戰(zhàn)性的。

首先由未端接信號線路所導致的反射會嚴重影響信號完整性。而傳輸介質(zhì)的特性阻抗和端接阻抗差異很大，會導致總線上的阻抗不匹配。其結(jié)果將會是從總線一端放射到另一端的能量駐波，從而導致通信誤差。電磁干擾 (EMI)也是一個問題，其原因是SPI信號的高頻部分向外放射，導致此信號與鄰近信號的混同的。

 

不過這里有一個簡單的解決方法：使用差分信號。諸如SN65LVDT41和SN65LVDT14的差分收發(fā)器接收SPI信號，并將它們轉(zhuǎn)換為低壓差分信令(LVDS)。由于其抗噪性和帶寬，LVDS在SPI應用中可以運轉(zhuǎn)良好。

  

SN65LVDT41和SN65LVDT14的架構可以使整條SPI總線轉(zhuǎn)化為支持LVDS：同一方向上用于MOSI，SCLK和CS信號的4個收發(fā)器，相反方向上用于MISO信號的1個收發(fā)器。LVDS芯片組也具有內(nèi)置端接帶來的額外優(yōu)勢，應用簡單，還可以減少電路板空間本就非常寶貴的應用中的組件數(shù)量。圖2顯示的是使用上述芯片組的一個已擴展SPI總線架構的組成結(jié)構。這個實現(xiàn)方式并不要求必須使用5類屏蔽雙絞線(STP)，但是如果使用此類線纜的話，會使這種架構的實現(xiàn)方式更加簡單。

 

圖2：已擴展SPI總線

 

圖3，4和5顯示了SN65LVDT41和SN65LVDT14發(fā)射器在數(shù)倍于五類線的長度上發(fā)射速度為100Mbps時的性能。SN65LVDT41和SN65LVDT14內(nèi)的接收器支持200mV輸入耐受閥值，處于這些距離和速度下的發(fā)射器可以輕松符合這一耐受閥值。

 

圖3：8米五類線100Mbps TX波形

 

圖4：15米五類線100Mbps TX波形

 

圖5：25米五類線100Mbps TX波形