【導(dǎo)讀】很多人都覺得PCB layout的工作是很枯燥無聊的,每天對著板子成千上萬條走線,各種各樣的封裝,重復(fù)著拉線的工作。但是實(shí)則并不是看上去那么簡單,需要更多的智慧。下面請老胡就來說說在設(shè)計(jì)時養(yǎng)成一些好的工作習(xí)慣,會讓你的設(shè)計(jì)更合理,生產(chǎn)更容易,性能更好。
很多人都覺得PCB layout的工作是很枯燥無聊的,每天對著板子成千上萬條走線,各種各樣的封裝,重復(fù)著拉線的工作。但是設(shè)計(jì)人員要在各種設(shè)計(jì)規(guī)則之間做取舍,兼顧性能,成本,工藝等各個方面,又要注意到板子布局的合理整齊,并沒有看上去的那么簡單,需要更多的智慧。下面我們就來說說在設(shè)計(jì)時養(yǎng)成一些好的工作習(xí)慣,會讓你的設(shè)計(jì)更合理,生產(chǎn)更容易,性能更好。
(一) 畫好原理圖
很多工程師都覺得layout工作更重要一些,原理圖就是為了生成網(wǎng)表方便PCB做檢查用的。其實(shí),在后續(xù)電路調(diào)試過程中原理圖的作用會更大一些。無論是查找問題還是和同事交流,還是原理圖更直觀更方便。另外養(yǎng)成在原理圖中做標(biāo)注的習(xí)慣,把各部分電路在layout的時候要注意到的問題標(biāo)注在原理圖上,對自己或者對別人都是一個很好的提醒。層次化原理圖,把不同功能不同模塊的電路分成不同的頁,這樣無論是讀圖還是以后重復(fù)使用都能明顯的減少工作量。使用成熟的設(shè)計(jì)總是要比設(shè)計(jì)新電路的風(fēng)險小。每次看到把所有電路都放在一張圖紙上,一片密密麻麻的器件,腦袋就能大一圈。
(二) 好好進(jìn)行電路布局
心急的工程師畫完原理圖,把網(wǎng)表導(dǎo)入PCB后就迫不及待的把器件放好,開始拉線。其實(shí)一個好的PCB布局能讓你后面的拉線工作變得簡單,讓你的PCB工作的更好。每一塊板子都會有一個信號路徑,PCB布局也應(yīng)該盡量遵循這個信號路徑,讓信號在板子上可以順暢的傳輸,人們都不喜歡走迷宮,信號也一樣。如果原理圖是按照模塊設(shè)計(jì)的,PCB也一樣可以。按照不同的功能模塊可以把板子劃分為若干區(qū)域。模擬數(shù)字分開,電源信號分開,發(fā)熱器件和易感器件分開,體積較大的器件不要太靠近板邊,注意射頻信號的屏蔽等等……多花一分的時間去優(yōu)化PCB的布局,就能在拉線的時候節(jié)省更多的時間。
(三) 學(xué)會設(shè)置規(guī)則
其實(shí)現(xiàn)在不光高級的PCB設(shè)計(jì)軟件需要設(shè)置布線規(guī)則,一些簡單易用的PCB工具同樣可以進(jìn)行規(guī)則設(shè)置。人腦畢竟不是機(jī)器,那就難免會有疏忽有失誤。所以把一些容易忽略的問題設(shè)置到規(guī)則里面,讓電腦幫助我們檢查,盡量避免犯一些低級錯誤。另外,完善的規(guī)則設(shè)置能更好的規(guī)范后面的工作。所謂磨刀不誤砍柴工,板子的規(guī)模越復(fù)雜規(guī)則設(shè)置的重要性越突出?,F(xiàn)在很多EDA工具都有自動布線功能,如果規(guī)則設(shè)置足夠詳細(xì),讓工具自己幫你去設(shè)計(jì),你在一旁喝杯咖啡,不是更愜意的事情嗎?
(四) 為別人考慮的越多,自己的工作越少
在進(jìn)行PCB設(shè)計(jì)的時候,盡量多考慮一些最終使用者的需求。比如,如果設(shè)計(jì)的是一塊開發(fā)板,那么在進(jìn)行PCB設(shè)計(jì)的時候就要考慮放置更多的絲印信息,這樣在使用的時候會更方便,不用來回的查找原理圖或者找設(shè)計(jì)人員支持了。如果設(shè)計(jì)的是一個量產(chǎn)產(chǎn)品,那么就要更多的考慮到生產(chǎn)線上會遇到的問題,同類型的器件盡量方向一致,器件間距是否合適,板子的工藝邊寬度等等。這些問題考慮的越早,越不會影響后面的設(shè)計(jì),也可以減少后面支持的工作量和改板的次數(shù)??瓷先ラ_始設(shè)計(jì)上用的時間增加了,實(shí)際上是減少了自己后續(xù)的工作量。在板子空間信號允許的情況下,盡量放置更多的測試點(diǎn),提高板子的可測性,這樣在后續(xù)調(diào)試階段同樣能節(jié)省更多的時間,給發(fā)現(xiàn)問題提供更多的思路。
(五) 細(xì)節(jié)決定成敗
PCB設(shè)計(jì)是一個細(xì)致的工作,需要的就是細(xì)心和耐心。剛開始做設(shè)計(jì)的新手經(jīng)常犯的錯誤就是一些細(xì)節(jié)錯誤。器件管腳弄錯了,器件封裝用錯了,管腳順序畫反了等等,有些可以通過飛線來解決,有些可能就讓一塊板子直接變成了廢品。畫封裝的時候多檢查一遍,投板之前把封裝打印出來和實(shí)際器件比一下,多看一眼,多檢查一遍不是強(qiáng)迫癥,只是讓這些容易犯的低級錯誤盡量避免。否則設(shè)計(jì)的再好看的板子,上面布滿飛線,也就遠(yuǎn)談不上優(yōu)秀了。
(六) 嘗試著去做仿真
仿真往往是PCB設(shè)計(jì)工程師不愿意去碰的東西。也許有人會說,即使我仿真了,實(shí)際制作出來的PCB和仿真結(jié)果還是會有區(qū)別,那我還去浪費(fèi)時間做仿真干嘛?我不仿真做出來的板子不是一樣工作的好好的?對這種想法很無奈。一兩次設(shè)計(jì)沒有問題,不代表以后不會出問題。雖然仿真結(jié)果和實(shí)際結(jié)果有差異,但仿真能表現(xiàn)出正確的變化趨勢,根據(jù)趨勢我們能做出自己的判斷。剛開始可能會有困難,對仿真參數(shù)仿真模型一頭霧水,這都是很正常的。只要開始,慢慢去做,慢慢去積累,就會讓你體會到仿真的重要性。在板子完成之前提前判斷出容易出問題的位置,提前解決它,避免問題的發(fā)生。仿真做的多了,就會從根本上弄明白問題產(chǎn)生的原因,對自己設(shè)計(jì)能力的提高也會有很大幫助。
大家在實(shí)際的工作中,如果能注意到上面提到的幾個問題,在工作中養(yǎng)成一個良好的工作習(xí)慣,相信伴隨著個人能力的逐漸提高,會完成更多更優(yōu)秀的設(shè)計(jì)~~~