你的位置:首頁(yè) > 光電顯示 > 正文

低抖動(dòng)差分時(shí)鐘:賦能AI時(shí)代光網(wǎng)絡(luò)精準(zhǔn)同步

發(fā)布時(shí)間:2024-06-06 責(zé)任編輯:lina

【導(dǎo)讀】差分晶振是一種有源晶體振蕩器,通過(guò)將晶體振蕩器中的振蕩信號(hào)分成兩個(gè)相位相反的輸出信號(hào),并通過(guò)差分放大電路進(jìn)行放大和處理,產(chǎn)生穩(wěn)定的差分輸出信號(hào)。差分晶振具有較好的抗干擾能力,能提供更穩(wěn)定、更精確的時(shí)鐘信號(hào),廣泛應(yīng)用于通信網(wǎng)絡(luò)、數(shù)據(jù)中心、汽車(chē)電子、工業(yè)自動(dòng)化、測(cè)試測(cè)量、醫(yī)療設(shè)備等領(lǐng)域。


差分晶振是一種有源晶體振蕩器,通過(guò)將晶體振蕩器中的振蕩信號(hào)分成兩個(gè)相位相反的輸出信號(hào),并通過(guò)差分放大電路進(jìn)行放大和處理,產(chǎn)生穩(wěn)定的差分輸出信號(hào)。差分晶振具有較好的抗干擾能力,能提供更穩(wěn)定、更精確的時(shí)鐘信號(hào),廣泛應(yīng)用于通信網(wǎng)絡(luò)、數(shù)據(jù)中心、汽車(chē)電子、工業(yè)自動(dòng)化、測(cè)試測(cè)量、醫(yī)療設(shè)備等領(lǐng)域。


低抖動(dòng)差分時(shí)鐘:賦能AI時(shí)代光網(wǎng)絡(luò)精準(zhǔn)同步

圖1 差分晶振


差分晶振常用輸出模式

1)LVPECL模式

LVPECL (Low Voltage Positive Emitter-Couple Logic,低電壓正發(fā)射極耦合邏輯)是主要的差分輸出之一。它通過(guò)避免晶體管飽和,實(shí)現(xiàn)更快的開(kāi)關(guān)速度,并配備恒定電流源驅(qū)動(dòng)器。由于大電壓擺動(dòng)(通常為600-1000mV),LVPECL具有卓越的抖動(dòng)性能,從而輸出低噪聲信號(hào),適用于PON、顯卡、光模塊、智能網(wǎng)卡等。


低抖動(dòng)差分時(shí)鐘:賦能AI時(shí)代光網(wǎng)絡(luò)精準(zhǔn)同步圖2 LVPECL模式輸出結(jié)構(gòu)


LVPECL由PECL(Positive Emitter-Coupled Logic,使用5V電源的正發(fā)射極耦合邏輯電路)演變而來(lái)。PECL電路的輸出結(jié)構(gòu)包含一個(gè)差分對(duì)管和一對(duì)射隨器。輸出射隨器在正電源范圍內(nèi)工作,直流電流始終存在,有利于提高開(kāi)關(guān)速度,保持較快的關(guān)斷時(shí)間。LVPECL的標(biāo)準(zhǔn)輸出是通過(guò)50Ω上拉至(VCC-2V)的電平,如圖2所示。

2)LVDS模式

LVDS (Low Voltage Differential Signaling)可同時(shí)提供低功耗和低電磁干擾 (EMI)組合,由于電壓擺幅較小(通常為350mV),相比LVPECL差分輸出模式功耗更低,負(fù)載阻抗為100Ω的差分線(xiàn)上的電流一般不超過(guò)4mA,使其不易受噪聲影響,在音視頻處理器、服務(wù)器、路由器和交換機(jī)等應(yīng)用中非常重要。


低抖動(dòng)差分時(shí)鐘:賦能AI時(shí)代光網(wǎng)絡(luò)精準(zhǔn)同步

圖3 LVDS模式輸出結(jié)構(gòu)


LVDS是一種低擺幅的差分信號(hào)技術(shù),它使得信號(hào)能夠在差分PCB 線(xiàn)對(duì)或平衡電纜上以百M(fèi)bps的速率傳輸,其低電壓幅度、低電流驅(qū)動(dòng)輸出使其具備低噪聲、低功耗的特性。LVDS標(biāo)準(zhǔn)輸出負(fù)載為差分形式,阻抗為100Ω,如圖3所示。

3)HCSL模式

HCSL是一種高速差分信號(hào),通常在較低的電壓水平工作,在90年代末開(kāi)始用于高速串行計(jì)算機(jī)擴(kuò)展總線(xiàn)標(biāo)準(zhǔn)(PCI Express)參考時(shí)鐘。其特點(diǎn)包括極低的抖動(dòng)和功耗,使得該類(lèi)晶振廣泛應(yīng)用于系統(tǒng)內(nèi)部的高速串行通信、時(shí)鐘分配和數(shù)據(jù)通路等對(duì)速度、功耗、性能要求高的場(chǎng)景。


低抖動(dòng)差分時(shí)鐘:賦能AI時(shí)代光網(wǎng)絡(luò)精準(zhǔn)同步圖4 HCSL模式輸出結(jié)構(gòu)


差分晶振的優(yōu)勢(shì)

差分晶振的優(yōu)勢(shì)主要體現(xiàn)在:

1)抗干擾能力高:

差分晶振采用差分方式進(jìn)行信號(hào)生成,在輸入和輸出引腳之間使用差分信號(hào)傳輸,對(duì)環(huán)境中的電磁干擾具有較強(qiáng)的抵抗能力。相對(duì)于單端晶振,差分晶振可通過(guò)正負(fù)極性的相互抵消,削弱噪聲干擾對(duì)時(shí)鐘信號(hào)的影響。

2)時(shí)鐘抖動(dòng)?。?br style="padding: 0px; margin: 0px auto;"/>
能夠有效減少時(shí)鐘信號(hào)的抖動(dòng),提升信號(hào)的穩(wěn)定性和精度,進(jìn)而增強(qiáng)系統(tǒng)性能與穩(wěn)定性。

3)改善時(shí)鐘信號(hào)傳輸質(zhì)量:

可以在時(shí)鐘信號(hào)傳輸過(guò)程中提供更高的信號(hào)品質(zhì),能夠減少共模噪聲的影響,有效降低信號(hào)傳輸?shù)膿p耗和失真,提高信號(hào)傳輸?shù)目煽啃院头€(wěn)定性。

4)增加噪聲容限:

可以增加時(shí)鐘信號(hào)的噪聲容限,提供更大的時(shí)鐘信號(hào)幅度,降低時(shí)鐘信號(hào)的失真和抖動(dòng),有助于保持信號(hào)的完整性和準(zhǔn)確性。

差分晶振的應(yīng)用

差分晶振憑借其優(yōu)勢(shì),應(yīng)用于多個(gè)領(lǐng)域:

通信系統(tǒng):應(yīng)用于無(wú)線(xiàn)通信、網(wǎng)絡(luò)設(shè)備及傳輸系統(tǒng),確保時(shí)鐘信號(hào)與頻率參考的穩(wěn)定性,從而提升數(shù)據(jù)傳輸?shù)木_性與可靠性。

數(shù)據(jù)中心設(shè)備:服務(wù)器與數(shù)據(jù)存儲(chǔ)等設(shè)備中,差分晶振提供精確的時(shí)鐘同步與數(shù)據(jù)傳輸,保障計(jì)算機(jī)系統(tǒng)的穩(wěn)定運(yùn)行與數(shù)據(jù)準(zhǔn)確性。

汽車(chē)電子:為發(fā)動(dòng)機(jī)控制、車(chē)載娛樂(lè)與導(dǎo)航系統(tǒng)等提供精確的時(shí)鐘與頻率控制,確保汽車(chē)電子系統(tǒng)的穩(wěn)定與可靠。

工業(yè)自動(dòng)化:在工業(yè)自動(dòng)化控制系統(tǒng)中,包括PLC、機(jī)器人及傳感器等,差分晶振提供穩(wěn)定的時(shí)鐘信號(hào)與精確的時(shí)間測(cè)量,保證系統(tǒng)的精度與可靠性。

測(cè)試測(cè)量設(shè)備:應(yīng)用于其中的時(shí)鐘、計(jì)數(shù)器、頻率計(jì)等,確保測(cè)試結(jié)果的準(zhǔn)確與穩(wěn)定。

醫(yī)療設(shè)備:為時(shí)鐘與數(shù)據(jù)采集電路提供準(zhǔn)確穩(wěn)定的支持,確保醫(yī)療數(shù)據(jù)的準(zhǔn)確可靠。

大普技術(shù)的差分晶振融合自主研發(fā)的先進(jìn)IC與高品質(zhì)晶片,不僅性能指標(biāo)卓越,還依托持續(xù)的創(chuàng)新迭代能力,確保技術(shù)的先進(jìn)性和適用的廣泛性。通過(guò)精細(xì)的電源管理和優(yōu)化的電路設(shè)計(jì),大普差分晶振在保持高性能的同時(shí),實(shí)現(xiàn)了成本的有效控制和供應(yīng)鏈的堅(jiān)固穩(wěn)定,為用戶(hù)提供極具競(jìng)爭(zhēng)力的選擇。 


低抖動(dòng)差分時(shí)鐘:賦能AI時(shí)代光網(wǎng)絡(luò)精準(zhǔn)同步

圖5 大普技術(shù)差分晶振產(chǎn)品系列


在高速數(shù)據(jù)傳輸領(lǐng)域,數(shù)字信號(hào)處理器(DSP)的參考時(shí)鐘頻點(diǎn)一般為156.25MHz,其內(nèi)部通過(guò)鎖相環(huán)(PLL)將此基頻倍頻,生成與數(shù)據(jù)轉(zhuǎn)換速率匹配的時(shí)鐘信號(hào),同時(shí)對(duì)差分晶振的應(yīng)用提出了小型化、低功耗(不超過(guò)100mA)等需求。大普面向市場(chǎng),提供性能優(yōu)異的解決方案,156.25MHz差分晶振不僅支持3225、2520主流封裝尺寸,而且功耗低至80mA以下,若DSP的電壓擺幅允許,大普還可提供功耗更低的LVDS輸出版本,進(jìn)一步滿(mǎn)足市場(chǎng)對(duì)節(jié)能高效產(chǎn)品的需求。

156.25MHz差分晶振在光模塊中的應(yīng)用

以全面的頻率覆蓋、多樣的輸出選項(xiàng)、卓越的溫控穩(wěn)定性、低功耗特性和超低抖動(dòng)表現(xiàn),大普差分晶振展現(xiàn)出在不同應(yīng)用場(chǎng)景下的高度靈活性和可靠性,廣泛應(yīng)用于SONET/SDH、千兆以太網(wǎng)、串行ATA、PCI-Express、存儲(chǔ)區(qū)域網(wǎng)絡(luò)、光纖通道、工業(yè)控制器、測(cè)試與測(cè)量、光纖通道和通信等領(lǐng)域。隨著AI算力等技術(shù)的不斷進(jìn)步,大普差分晶振將在更廣泛的領(lǐng)域內(nèi)得到應(yīng)用,助力人工智能產(chǎn)業(yè)的蓬勃發(fā)展。

大普技術(shù)在時(shí)頻領(lǐng)域深耕細(xì)作近二十年,已搭建覆蓋全等級(jí)高穩(wěn)時(shí)鐘(Crystal、SPXO、TCXO、OCXO、Clock Module、Timing Server)、多品種時(shí)鐘芯片的全時(shí)鐘產(chǎn)品鏈(RTC、BUFFER、1588、All-Silicon OSC等芯片),能夠提供一站式時(shí)鐘解決方案。大普產(chǎn)品從研發(fā)、生產(chǎn)、終測(cè)到交付,全程實(shí)現(xiàn)自主控制,是全球少數(shù)具備規(guī)?;峁└叻€(wěn)時(shí)鐘產(chǎn)品與整體時(shí)鐘解決方案能力的廠(chǎng)商之一。

未來(lái),大普技術(shù)將繼續(xù)深化技術(shù)創(chuàng)新,推動(dòng)時(shí)鐘產(chǎn)品智能化,緊隨人工智能、物聯(lián)網(wǎng)、5G等科技浪潮,以精準(zhǔn)、高效時(shí)鐘解決方案賦能各行各業(yè),共筑穩(wěn)定可靠的未來(lái)世界,為用戶(hù)創(chuàng)造更大價(jià)值!

 

免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題,請(qǐng)聯(lián)系小編進(jìn)行處理。


推薦閱讀:

電源軌難管理?試試這些新型的負(fù)載開(kāi)關(guān) IC!

多位筆段式LCD屏的驅(qū)動(dòng)方式

電子保險(xiǎn)絲如何助力軟件定義車(chē)輛的區(qū)域架構(gòu)革新

超結(jié)MOS在全橋電路上的應(yīng)用

羅姆即將參展PCIM Europe 2024:賦能增長(zhǎng),推動(dòng)創(chuàng)新


特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門(mén)搜索
?

關(guān)閉

?

關(guān)閉