中心議題：

• 開關(guān)電源功耗分析
• MOSFET導(dǎo)通損耗
• 提高開關(guān)電源待機(jī)效率的方法
• 可控脈沖模式(Burst Mode)

解決方案：

• 切斷啟動(dòng)電阻
• 降低時(shí)鐘頻率

　
隨著能源效率和環(huán)保的日益重要，人們對開關(guān)電源待機(jī)效率期望越來越高，客戶要求電源制造商提供的電源產(chǎn)品能滿足BLUE ANGEL,ENERGY STAR, ENERGY 2000等綠色能源標(biāo)準(zhǔn)，而歐盟對開關(guān)電源的要求是：到2005年，額定功率為0.3W~15W，15W~50W和50W~75W的開關(guān)電源，待機(jī)功耗需分別小于0.3W，0.5W和0.75W?！　?br />
目前大多數(shù)開關(guān)電源由額定負(fù)載轉(zhuǎn)入輕載和待機(jī)狀態(tài)時(shí)，電源效率急劇下降,待機(jī)效率不能滿足要求。這就給電源設(shè)計(jì)工程師們提出了新的挑戰(zhàn)?！　?br />
開關(guān)電源功耗分析　　

要減小開關(guān)電源待機(jī)損耗，提高待機(jī)效率，首先要分析開關(guān)電源損耗的構(gòu)成。以反激式電源為例，其工作損耗主要表現(xiàn)為：MOSFET導(dǎo)通損耗
 

　　
MOSFET導(dǎo)通損耗　　

MOSFET導(dǎo)通損耗　　

在待機(jī)狀態(tài)，主電路電流較小，MOSFET導(dǎo)通時(shí)間ton很小，電路工作在DCM模式，故相關(guān)的導(dǎo)通損耗，次級整流管損耗等較小，此時(shí)損耗主要由寄生電容損耗和開關(guān)交疊損耗和啟動(dòng)電阻損耗構(gòu)成。　　

開關(guān)交疊損耗，PWM控制器及其啟動(dòng)電阻損耗，輸出整流管損耗，箝位保護(hù)電路損耗，反饋電路損耗等。其中前三個(gè)損耗與頻率成正比關(guān)系，即與單位時(shí)間內(nèi)器件開關(guān)次數(shù)成正比。　　

提高開關(guān)電源待機(jī)效率的方法　　

根據(jù)損耗分析可知，切斷啟動(dòng)電阻，降低開關(guān)頻率，減小開關(guān)次數(shù)可減小待機(jī)損耗，提高待機(jī)效率。具體的方法有：降低時(shí)鐘頻率;由高頻工作模式切換至低頻工作模式，如準(zhǔn)諧振模式(Quasi Resonant，QR)切換至脈寬調(diào)制(Pulse Width Modulation，PWM), 脈寬調(diào)制切換至脈沖頻率調(diào)制(Pulse Frequency Modulation, PFM);可控脈沖模式(Burst Mode)。　　

(1)切斷啟動(dòng)電阻　　

對于反激式電源，啟動(dòng)后控制芯片由輔助繞組供電，啟動(dòng)電阻上壓降為300V左右。設(shè)啟動(dòng)電阻取值為47kΩ，消耗功率將近2W。要改善待機(jī)效率，必須在啟動(dòng)后將該電阻通道切斷。TOPSWITCH，ICE2DS02G內(nèi)部設(shè)有專門的啟動(dòng)電路，可在啟動(dòng)后關(guān)閉該電阻。若控制器沒有專門啟動(dòng)電路，也可在啟動(dòng)電阻串接電容，其啟動(dòng)后的損耗可逐漸下降至零。缺點(diǎn)是電源不能自重啟，只有斷開輸入電壓，使電容放電后才能再次啟動(dòng)電路。
　　[page]
UC3842反激式電源啟動(dòng)電路　　
 

圖1 UC3842反激式電源啟動(dòng)電路　　

圖1所示的啟動(dòng)電路，則可避免以上問題，而且該電路功耗僅為0.03W。不過電路增加了復(fù)雜度和成本?！　?br />
(2)降低時(shí)鐘頻率　　

時(shí)鐘頻率可平滑下降或突降。平滑下降就是當(dāng)反饋量超過某一閾值，通過特定模塊，實(shí)現(xiàn)時(shí)鐘頻率的線性下降。POWER公司的TOPSwitch-GX和SG公司的SG6848芯片內(nèi)置了這樣的模塊，能根據(jù)負(fù)載大小調(diào)節(jié)頻率，圖2所示是SG6848時(shí)鐘頻率與其反饋電流的關(guān)系。
　
SG6848反饋電流與時(shí)鐘頻率的關(guān)系　　
 

圖2　SG6848反饋電流與時(shí)鐘頻率的關(guān)系　　

突降實(shí)現(xiàn)方法如圖3：以UCC3895為例，當(dāng)電源處于正常負(fù)載狀態(tài)時(shí)，Q1導(dǎo)通，其時(shí)鐘周期為：
　　
時(shí)鐘頻率突降實(shí)現(xiàn)與時(shí)鐘波形　
　

圖3：時(shí)鐘頻率突降實(shí)現(xiàn)與時(shí)鐘波形　　

時(shí)鐘周期小于1倍。L5991和Infineon公司的CoolSet F2系列已經(jīng)集成了該功能。

(3) 切換工作模式　　

QR→PWM　　I

RIS40xx芯片就是通過QR與PWM切換來提高待機(jī)效率的。圖4是IRIS4015構(gòu)成的反激式開關(guān)電源，
　　[page]
IRIS4015構(gòu)成的QR/PWM反激式電源電路　　
 

圖4 由IRIS4015構(gòu)成的QR/PWM反激式電源電路　　

重載時(shí)，輔助繞組電壓大，R1分壓大于0.6V，Q1導(dǎo)通，輔助準(zhǔn)諧振信號經(jīng)過D1,D2,R3,C2構(gòu)成的延時(shí)電路到達(dá)IRIS4015的FB腳，內(nèi)部比較器對該信號進(jìn)行比較，電路工作在準(zhǔn)諧振模式。當(dāng)電源處于輕載和待機(jī)時(shí)候，輔助繞組電壓較小，Q1關(guān)斷，諧振信號不能傳輸至FB端，F(xiàn)B電壓小于芯片內(nèi)部的一個(gè)門限電壓，不能觸發(fā)準(zhǔn)諧振模式，電路則工作在更低頻的脈寬調(diào)制控制模式。　　

PWM→PFM　　

對于額定功率時(shí)工作在PWM模式的開關(guān)電源，，也可以通過切換至PFM模式提高待機(jī)效率，即固定開通時(shí)間，調(diào)節(jié)關(guān)斷時(shí)間，負(fù)載越低，關(guān)斷時(shí)間越長，工作頻率也越低。圖5是采用NS公司的LM2618控制的Buck轉(zhuǎn)換器電路和分別采用PWM和PFM控制方法的效率比較曲線。
　　
PWM→PFM　　
 

圖5：PWM→PFM　　
 

由圖可見，在輕載時(shí)采用PFM模式的電源效率明顯大于采用PWM模式時(shí)的效率，且負(fù)載越低，PFM效率優(yōu)勢越明顯。將待機(jī)信號加在其PW/引腳上，在額定負(fù)載條件下，該引腳為高電平，電路工作在PWM模式，當(dāng)負(fù)載低于某個(gè)閾值時(shí)，該引腳被拉為低電平，電路工作在PFM模式。實(shí)現(xiàn)PWM和PFM的切換，也就提高了輕載和待機(jī)狀態(tài)時(shí)的電源效率?！　?br />
通過降低時(shí)鐘頻率和切換工作模式實(shí)現(xiàn)降低待機(jī)工作頻率，提高待機(jī)效率，可保持控制器一直在運(yùn)作，在整個(gè)負(fù)載范圍中，輸出都能被妥善的調(diào)節(jié)。即使負(fù)載從零激增至滿負(fù)載的情況下，能夠快速反應(yīng)，反之亦然。輸出電壓降和過沖值都保持在允許范圍內(nèi)?！　?br />
3.4　可控脈沖模式(Burst Mode)　　

可控脈沖模式，也可稱為跳周期控制模式(Skip Cycle Mode)是指當(dāng)處于輕載或待機(jī)條件時(shí)，由周期比PWM控制器時(shí)鐘周期大的信號控制電路某一環(huán)節(jié)，使得PWM的輸出脈沖周期性的有效或失效，如圖6所示。
　　[page]
Burst Mode控制信號與驅(qū)動(dòng)信號圖　　
 

圖6：Burst Mode控制信號與驅(qū)動(dòng)信號圖　　

這樣即可實(shí)現(xiàn)恒定頻率下通過減小開關(guān)次數(shù)，增大占空比來提高輕載和待機(jī)的效率。該信號可以加在反饋通道，PWM信號輸出通道，PWM芯片的使能引腳(如LM2618,L6565)或者是芯片內(nèi)部模塊(如NCP1200，F(xiàn)SD200，L6565和TinySwitch系列芯片)。　　

當(dāng)反饋檢測腳FB的電壓低于1.2V(該值可編程)時(shí)，跳周期比較器控制Q觸發(fā)器，使輸出關(guān)閉若干時(shí)鐘周期，也即跳過若干個(gè)周期，負(fù)載越輕，跳過的周期也越多。為免音頻噪音，只有在峰值電流降至某個(gè)設(shè)定值時(shí)，跳周期模式才有效。　　

腳的反饋電壓與0.6V/0.5V遲滯比較器比較，由比較結(jié)果控制門極驅(qū)動(dòng)輸出，我們可根據(jù)此原理用分立元件實(shí)現(xiàn)普通芯片的Burst Mode功能，即檢測次級電壓判斷電源是否處于待機(jī)狀態(tài)，通過遲滯比較器，控制芯片輸出?！　?br />
另外對于有使能腳的PWM控制器，如L6565等，用可控脈沖信號控制使能腳使控制芯片有效或失效，也可以實(shí)現(xiàn)Burst Mode，上述Burst Signal可由圖1中所示的遲滯比較器產(chǎn)生?！　?br />
4　存在的問題　　

以上介紹的降頻和Burst Mode方法在提高待機(jī)效率的同時(shí)，也帶來一些問題，首先是頻率降低導(dǎo)致輸出電壓紋波的增加，其次如果頻率降至20kHz以內(nèi)，可能有音頻噪音。而在Burst Mode的OFF時(shí)期內(nèi)，如果負(fù)載激增，輸出電壓會(huì)大大降低，如果輸出電容不夠大，電壓甚至可能降低至零。如果增大輸出電容，以減小輸出電壓紋波，則會(huì)導(dǎo)致成本增加，并會(huì)影響系統(tǒng)動(dòng)態(tài)性能。因此必須綜合考慮。