類似地，通用平臺的概念將有助于縮短開發(fā)時(shí)間，降低生產(chǎn)成本，提高系統(tǒng)間的互操作性。通用平臺要求射頻系統(tǒng)能幫助傳統(tǒng)上采用不同架構(gòu)的應(yīng)用充分發(fā)揮其性能。最后，未來的平臺將把尺寸和功耗需求推向新的極端。

 

手持式單人無線電的功能不斷增強(qiáng)，復(fù)雜性也不斷提高，同時(shí)也需要更高的電池效率。小型無人飛行器不具備大型飛機(jī)的發(fā)電能力，射頻系統(tǒng)消耗的每毫瓦電能都會(huì)直接轉(zhuǎn)化成有效載荷電池重量，由此會(huì)縮短飛行時(shí)間。為了克服這些挑戰(zhàn)，打造出新一代的解決方案，需要采用一種新型無線電架構(gòu)。

 

超外差架構(gòu)與效益遞減現(xiàn)象

 

自提出以來，超外差架構(gòu)就一直是航空航天和防務(wù)系統(tǒng)無線電設(shè)計(jì)的中堅(jiān)力量。無論是單人無線電、無人飛行器(UAV)數(shù)據(jù)鏈，還是信號情報(bào)(SIGINT) 接收器，單或雙混頻級超外差架構(gòu)都是通用的選擇。這種設(shè)計(jì)的優(yōu)勢非常明顯：合理的頻率規(guī)劃可以實(shí)現(xiàn)超低的雜散輻射，通道帶寬和選擇性可通過中頻(I F)濾 波器設(shè) 定，各級的增益分布允許在噪聲系數(shù)與線性度之間進(jìn)行權(quán)衡。

 

圖1. 基本的超外差架構(gòu)的

 

在100多年的運(yùn)用中，超外差在整個(gè)信號鏈中的性能得到了顯著提升。微 波 和 射 頻 器 件 提 高了性 能，同 時(shí) 還 降 低了功 耗。ADC和DAC提高了采樣速率、線性度和有效位數(shù)(ENOB)。FPGA和DSP的處理能力遵循摩爾定律，隨著時(shí)間的推移得到了提升，為更高效的算法、數(shù)字校正和進(jìn)一步的集成創(chuàng)造了條件。封裝技術(shù)縮小了器件引腳的密度，同時(shí)改善了封裝的散熱能力。

 

然而，這些因器件而異的改進(jìn)已經(jīng)開始走向效益遞減點(diǎn)。盡管射頻元件的趨勢是減小尺寸、重量和功耗(SWaP) —但高性能濾波器的物理尺寸仍然較大，通常采用定制式設(shè)計(jì)，會(huì)增加系統(tǒng)的整體成本。另外，中頻濾波器決定著平臺的模擬通道帶寬，因而很難構(gòu)造出可以在廣泛系統(tǒng)中重復(fù)利用的通用平臺設(shè)計(jì)。對于封裝技術(shù)，多數(shù)生產(chǎn)線不會(huì)采用低于0.65 mm或0.8 mm的引腳間距，這意味著，有著多種I/O要求的復(fù)雜器件在物理尺寸上可以小型化的程度是存在限制的。

 

零中頻架構(gòu)

 

超外差架構(gòu)的一種替代方案是零中頻(Z I F)架構(gòu)，近年來，后者已經(jīng)作為一種潛在的解決方案重現(xiàn)市場。零中頻接收器采用一種單頻混頻級，其本振(LO)直接設(shè)為目標(biāo)頻段，把接收到的信號向下轉(zhuǎn)換至相位(I)和正交(Q)信號中的基帶。這種架構(gòu)可以緩解超外差架構(gòu)嚴(yán)格的濾波要求，因?yàn)樗心M濾波處理均發(fā)生于基帶，在基帶中，相比定制射 頻/中頻濾波器，濾波器的設(shè)計(jì)要簡單得多，成本也要低一些。如此一來，ADC和DAC就在基帶中作用于I/Q數(shù) 據(jù)，所以，可以降低相對于轉(zhuǎn)換帶寬的采樣速率，從而大幅降低功耗水平。從多個(gè)設(shè)計(jì)角度來看，零中頻收發(fā)器因降低了模擬前端的復(fù)雜性，減少了元件 數(shù) 量，所以可以大幅 降低SWaP。

 

圖2.零中頻架構(gòu)

 

然而，這種系統(tǒng)架構(gòu)有些缺陷需要解決。把頻率直接轉(zhuǎn)換為基帶的方法會(huì)帶來載波泄漏和鏡像頻率。從數(shù)學(xué)上來看，I和Q信號的虛部會(huì)因其正交性而相互抵消（如圖3）。受真 實(shí) 因 素 的 影 響（比 如 工藝差異、信號鏈里的溫度差異），不可能在I信號與Q信號之間維持完美的90°相位偏移，結(jié)果會(huì)導(dǎo)致鏡像抑制性能下降。另外，混頻級里不完美的LO隔離會(huì)帶來載波泄漏。如果不予以校正，則鏡像和載波泄漏問題可能會(huì)導(dǎo)致接收器靈敏度下降，造成無用的發(fā)射頻譜輻射。

 

圖3.零中頻鏡像消除

 

從歷史上來看，I/Q不平衡問題限制了零中頻架構(gòu)適用的范圍。其原因有二：首先，零中頻架構(gòu)采用分立式實(shí)現(xiàn)方式，結(jié)果會(huì)在單片器件和印刷電路板(P C B)中導(dǎo)致失配問題。第二，單片器件可能來自不同的生產(chǎn)批次，因工藝本身的差異，要實(shí)現(xiàn)精確匹配極其困難。另外，分立式實(shí)現(xiàn)方式也會(huì)使處理器與射頻元件在物理上相分離，很難橫跨頻率、溫度和帶寬元件實(shí)現(xiàn)正交校正算法。

 

集成式收發(fā)器帶來SWaP解決方案

 

將零中頻架構(gòu)集成到單片收發(fā)器中，這種方法為新一代系統(tǒng)提供了一個(gè)途徑。把模擬和射頻信號鏈設(shè)在同一片硅片上，可以最大限度地降低工藝差異的影響。此外，DSP模塊可以整合到收發(fā)器中，由此消除正交校準(zhǔn)算法與信號鏈之間的界限。這種方法不但可以前所未有地改善SWaP性能，還能在性能規(guī)格上媲美超外差架構(gòu)。

 

圖4. AD9361和AD9371功能框圖

 

目前， ADI 公司有兩款收發(fā)器能滿足航空航天和防務(wù)市場的需求， 它們是AD9361 和AD9371。這些器件把完整的射頻、模擬和數(shù)字信 號鏈集成到單片CMOS器 件上，整 合 的 數(shù) 字 處 理 模 塊可以實(shí) 時(shí)運(yùn) 行正交和載波泄漏校正算法，不受任何工藝、頻率和溫度差異的影響。AD9361重點(diǎn)面向要求中等性能規(guī)格和超低功耗的應(yīng)用，比如無人飛行器數(shù)據(jù)鏈、手持式和單人通信系統(tǒng)以及小型SIGINT等。AD9371面向要求超高性能規(guī)格和中等功耗的應(yīng)用而優(yōu)化。另外，該器件集成了一枚A RM®微處理器，用于實(shí)現(xiàn)精密校準(zhǔn)控制；一枚觀察接收器，用于實(shí) 現(xiàn) 功率放 大器(PA)線性化；以及一個(gè)嗅探接收器，用于探測空白空間。這就為眾多不同的應(yīng)用開啟了全新的設(shè)計(jì)潛力?，F(xiàn)在，可以在小得多的封裝中實(shí)現(xiàn)采用寬帶波形或占用非連續(xù)頻譜的通信平臺了。在射頻頻譜高度擁擠的地點(diǎn)，較高的動(dòng)態(tài)范圍和較寬的帶寬為實(shí)現(xiàn)SIGINT和相控陣?yán)走_(dá)作業(yè)創(chuàng)造了條件。

 

新一代就在當(dāng)下

 

借助長達(dá)100年的器件優(yōu)化經(jīng)驗(yàn)，超外差架構(gòu)得以在尺寸不斷縮小、功耗不斷降低的平臺上實(shí)現(xiàn)不斷增強(qiáng)的性能。隨著物理限制的到來，這些改進(jìn)已經(jīng)開始放緩步伐。新一代航空航天和防務(wù)平臺將要求采用全新的射頻設(shè)計(jì)方法。在這類方法中，若干平方英寸的現(xiàn)有平臺將集成到單片器件中；軟件與硬件之間的界限被模糊，可實(shí)現(xiàn)當(dāng)前不可能的優(yōu)化和集成水平；減小的SWaP不再意味著性能的下降。

 

現(xiàn)在，借助AD9361和AD9371這一組合，航 空 航天和防務(wù)設(shè) 計(jì)師有能力構(gòu)造幾年前還不可能實(shí)現(xiàn)的系統(tǒng)。兩款器件具有許多共同點(diǎn)—可調(diào)諧的濾波器角、寬帶LO生成、分集能力、校準(zhǔn)算法等。但也存在關(guān)鍵的差異，每款器件均針對不同的應(yīng)用而優(yōu)化。AD9361側(cè)重于單載波平臺，其中，SWaP是主要驅(qū)動(dòng)力。AD9371側(cè)重于寬帶、非連續(xù)平臺，其中，性能規(guī)格的實(shí)現(xiàn)難度更大。這兩款收發(fā)器將成為新一代航空航天和防務(wù)信號鏈的關(guān)鍵促成因素。

 

 

推薦閱讀：