• 采用2.5D IC堆疊技術(shù)
• 目前業(yè)界最大的容量
• 實(shí)現(xiàn)大容量系統(tǒng)集成，有效降低系統(tǒng)功耗

• 替代ASIC和ASSP
• 大規(guī)模系統(tǒng)集成應(yīng)用
• ASIC的快速原型設(shè)計(jì)和模擬仿真

全球可編程平臺(tái)領(lǐng)導(dǎo)廠商Xilinx公司今天宣布，推出目前業(yè)界最大容量的FPAG產(chǎn)品Virtex-7 2000T。這款器件包含68億個(gè)晶體管的FPGA具有1,954,560個(gè)邏輯單元，容量相當(dāng)于市場(chǎng)同類采用28nm制造FPGA容量的兩倍。這是Xilinx采用臺(tái)積電 (TSMC) 28nm HPL工藝推出的第三款 FPGA，而芯片容量提升主要?dú)w功于Xilinx所采用的2.5D IC堆疊技術(shù)，這也是世界第一個(gè)采用堆疊硅片互聯(lián)(SSI) 技術(shù)制造的FPGA器件。

采用的SII技術(shù)的Virtex-7 2000T

Virtex-7 2000T中采用的SII技術(shù)，就是在無(wú)源硅中介層上并排連接著幾個(gè)有源硅切片，該切片再由穿過該中介層的金屬連接，與印制電路板上不同 IC 通過金屬互聯(lián)通信的方式類似。Virtex-7 2000T中包含了4個(gè)切片，因此其容量是市場(chǎng)同類最大28nm 器件的兩倍，而且比Xilins大型的Virtex-6 FPGA大2.5倍。

[page]

采用SSI技術(shù)制造出大容量的FPGA器件的意義在于，讓器件的發(fā)展步伐超過了摩爾定律的速度，因?yàn)榘凑漳柖?，如果在單芯片器件中?shí)現(xiàn)如此大的容量，必須等到下一個(gè)工藝節(jié)點(diǎn)才能實(shí)現(xiàn)。同時(shí)，盡管2000T由4個(gè)切片組成，但它仍保持著傳統(tǒng) FPGA 的使用模式，設(shè)計(jì)人員可通過賽靈思工具流程和方法將該器件作為一款極大型 FPGA 進(jìn)行編程。

SSI技術(shù)帶來(lái)的另一個(gè)特性，就是在實(shí)現(xiàn)大容量系統(tǒng)集成的同時(shí)有效降低了系統(tǒng)功耗。賽靈思Virtex-7 FPGA 產(chǎn)品線經(jīng)理 Panch Chandrasekaran分析說，“市場(chǎng)上使用多個(gè)FPGA的最終產(chǎn)品非常多。有了Virtex-7 2000T，就能在單個(gè)FPGA上集成數(shù)個(gè)FPGA的功能。系統(tǒng)集成提高了性能，因?yàn)樗羞@些功能都集中在了一個(gè)芯片上，系統(tǒng)集成后，避免了開發(fā)板上不同 IC 間的 I/O 接口，從而降低了功耗。I/O 接口數(shù)量越多，功耗就越大，二者成正比關(guān)系。因此，設(shè)計(jì)性能越高、系統(tǒng)中 IC 數(shù)量越多，功耗也就越大。”

Virtex-7 2000T更大的應(yīng)用空間

除具有 1,954,560 個(gè)邏輯單元外，Virtex-7 2000T還含有豐富的資源，包括305,400個(gè)CLB切片的可配置邏輯塊(CLB)，21,550 Kb分布式RAM容量，2,160個(gè)DSP slice、46,512個(gè)BRAM、24個(gè)時(shí)鐘管理模塊、4 個(gè) PCIe模塊、36個(gè)GTX收發(fā)器、24 個(gè)I/Obank和共 1,200 個(gè)用戶I/O。為設(shè)計(jì)者提供了更多的便利。

Xilinx認(rèn)為，Virtex-7 2000T的主要目標(biāo)應(yīng)用包括三種：替代ASIC和ASSP，大規(guī)模系統(tǒng)集成應(yīng)用、ASIC的快速原型設(shè)計(jì)和模擬仿真。

在 28nm 工藝技術(shù)節(jié)點(diǎn)，ASIC 或 ASSP 的NRE超過 5,000 萬(wàn)美元，而 ASIC 修改則可能將成本再提升近一半。因此，除非面向最穩(wěn)定的大批量市場(chǎng)應(yīng)用，否則 ASIC 和 ASSP 的設(shè)計(jì)只會(huì)越來(lái)越少被采用。此外，競(jìng)爭(zhēng)和縮短產(chǎn)品上市時(shí)間等這些市場(chǎng)壓力也為定制 ASIC 的開發(fā)帶來(lái)了挑戰(zhàn)。在此情況下，用一個(gè) Virtex-7 2000T 器件來(lái)替代 ASIC，就能實(shí)現(xiàn)所需要的系統(tǒng)性能和功能。

在大規(guī)模系統(tǒng)集成設(shè)計(jì)上，核心的目標(biāo)就是在提高系統(tǒng)性能的同時(shí)降低功耗，要想實(shí)現(xiàn)上述目標(biāo)，一種途徑就是通過系統(tǒng)集成，減少板上不同 IC 間的 I/O 接口數(shù)量，從而降低功耗。此外還要注意，設(shè)計(jì)中使用的 IC 數(shù)量增多，在不同器件間進(jìn)行設(shè)計(jì)分區(qū)的難度也會(huì)加大，這也會(huì)延長(zhǎng)開發(fā)周期，提高測(cè)試成本，而采用 Virtex-7 2000T 器件則能避免上述問題。

就 ASIC 原型和模擬仿真而言，由于軟件開發(fā)在復(fù)雜系統(tǒng)開發(fā)周期中常常要占用大量的時(shí)間，通常要是等 ASIC 完成后才開始進(jìn)行軟件開發(fā)，會(huì)耽誤整個(gè)系統(tǒng)的開發(fā)進(jìn)度，有時(shí)甚至要耽誤長(zhǎng)達(dá) 2 年的時(shí)間。有了 Virtex-7 2000T 原型或模擬仿真平臺(tái)，SoC 軟件開發(fā)就能大大提前，開發(fā)人員也不必再苦等 ASIC 的完成。

Xilinx公司全球副總裁湯立人先生認(rèn)為，對(duì)于可編程邏輯器件技術(shù)來(lái)說，采用SSI技術(shù)的Virtex-7 2000T將是一個(gè)轉(zhuǎn)折點(diǎn)，新技術(shù)將使傳統(tǒng)的線性集成提升到非線性集成，將集成度提升到全新的水平。