中心議題：

• 靜電放電保護時怎樣維持USB信號完整性

解決方案：

• 采用較高電容器件
• 采用65pF電容ESD保護器件

推薦閱讀：
信號完整性的電路板設計準則
http://m.me3buy.cn/art/artinfo/id/80014391
高速電路布局布線設計的信號完整性分析
http://m.me3buy.cn/art/artinfo/id/80013629
常用信號完整性的測試手段和在設計的應用
http://m.me3buy.cn/art/artinfo/id/80014529

USB2.0的數(shù)據(jù)傳輸率達480Mbps。手機、MP3播放器和其它電子產(chǎn)品中，通用串行總線(USB)已經(jīng)成為一項流行特性。USB使得數(shù)據(jù)在不同電子設備之間的傳輸更快更方便，對于那些使用USB2.0端口的產(chǎn)品而言尤為如此。

隨著常見文件的大小持續(xù)增加，高數(shù)據(jù)率也變得越來越重要。在這種等級的數(shù)據(jù)率，為數(shù)據(jù)線路增加任何電容都可能造成信號波形失真，導致數(shù)字數(shù)據(jù)傳輸?shù)闹袛嗪?或故障。這就對USB2.0接口上使用的靜電放電(ESD)保護器件提出了更高的要求。ESD保護器件在正常數(shù)據(jù)傳輸期間必須對信號保持透明狀態(tài)，而在系統(tǒng)級ESD兼容性測試或應用現(xiàn)場中遭受實際ESD事件時，必須使受保護對象免受損傷或干擾。如今，設計人員面對著需要找到合適的ESD保護解決方案，既能保護敏感線路，又不增加會導致信號質(zhì)量降低的電容的挑戰(zhàn)。

USB2.0眼圖

可以使用眼圖來評估增加電容對帶寬和信號質(zhì)量的影響。眼圖提供最低及最高電壓電平以及信號抖動的數(shù)字信號。眼圖將能夠暴露出USB數(shù)據(jù)傳輸完整性方面的任何問題。

通過在示波器的垂直軸對數(shù)字信號進行反復采樣、同時采用相應數(shù)據(jù)率對水平時間掃描進行觸發(fā)來生成眼圖。所獲得的圖形看上去象眼睛，如圖1所示。“眼睛”越大，數(shù)據(jù)完整性越高。通常采用模板(mask)來對可接受的信號質(zhì)量進行定義。這模板由“眼睛”中間的六角形和“眼睛”上、下的矩陣組成。如果測得的信號跡線穿越模板的邊線，那么信號質(zhì)量就不可接受。USB2.0信號模板規(guī)范由USB應用者論壇(USBIF,www.usb.org)提供，可參見USB2.0版規(guī)范第7.1.2.2章節(jié)。圖1中顯示了帶有詳細臨界點的眼圖。

不同電容范圍保護器件的眼圖評估。我們采用480Mbps數(shù)據(jù)率的USB2.0信號，測量了具有不同電容范圍的三種不同保護器件的眼圖，并將其與USB2.0模板進行比較。我們還評估了不帶保護器件的電路板，用于比較和參考。通過將不同保護器件的眼圖與沒有保護器件的眼圖進行比較，可以展現(xiàn)出由保護器件導致的信號衰減程度。需要說明的是，本文僅考慮ESD保護二極管的電容量及其對USB2.0高速信號的影響。在實際設計中，線路上的其它元器件或電路板本身也可能會增加電容。
[page]

圖2顯示的是沒有保護器件時的測試信號。這代表了沒有信號衰減的純粹USB2.0高速信號，因為線路上沒有另外增加電容。

這眼圖反映出信號沒有重要變化或區(qū)別。這0.5pF電容ESD器件由于電容值是如此之低，對數(shù)據(jù)信號完整性的負作用可以忽略不
計。這就為設計人員提供了極佳的ESD保護選擇，具有最高的靈活性，將電容預算留給增加其它元件。
[page]
下一項測試采用的是6.0pF電容的ESD保護器件(安森美半導體ESD9C5.0ST5G)，見圖4。由于電容增加，與沒有增加電容的測試相比，可以從眼圖觀察到信號質(zhì)量明顯下降。主要的下降體現(xiàn)在上升時間和下降時間的增加。圖4所示的眼圖看上去可以接受，但也顯示出保護器件占用了極大部分的電容預算。在大多數(shù)設計中，設計中的其它元器件可能會增加大量的電容，造成信號質(zhì)量進一步下降。這6.0pF電容ESD保護器件將需要在最終系統(tǒng)設計中進行測試，以確保它仍然可以接受，并在增加其它元器件的情況下能夠滿足兼容性要求。
最后測試采用65pF電容ESD保護器件(安森美半導體ESD9X5.0ST5G)來進行，見圖5。這眼圖顯示信號質(zhì)量退化嚴重，上升和下降時間顯示增加。信號跡線穿越USB2.0眼圖模板，顯示這保護器件不能用于USB2.0應用。
ESD9L5.0ST5G的超低電容(0.5pF)為USB2.0高速應用提供了最佳的半導體ESD保護器件設計選擇。

上述眼圖研究顯示ESD9L5.0ST5G對邏輯電平的影響極低，并且不會使上升時間和下降時間出現(xiàn)失真。除了對數(shù)據(jù)信號傳輸沒有干擾，這器件還擁有高于8kV的ESD額定電平，為設計人員提供極佳的ESD保護器件選擇，不僅能夠提供所需的ESD保護，同時還維持信號完整性。